ОРТ1/Август 2020

Овај рок није решен. Помозите SI Wiki тако што ћете га решити.

1. задатак

[15] Помоћу Карноових карти наћи минималну:

1. ДНФ функције: $f(x_1, x_2, x_3, x_4) = x_4 \overline{x_1 \oplus x_2} + x_1 \overline{x_1 x_2 + \overline{\overline{x_1} + x_3 \overline{x_4}}}$
2. КНФ функције: $f(x_1, x_2, x_3, x_4) = \overline{x_1} (\overline{x_3} + x_2) + \overline{(\overline{x_2} + x_4)(x_2 + x_3 + \overline{x_4})}$, узети да је f(b) = {14}
3. ДНФ функције: $f(x_1, x_2, x_3, x_4, x_5)$ задате скупом индекса f(1) = {2, 3, 7, 8, 10, 11, 12, 18, 19, 23, 27, 31} и f(b) = {0, 16, 22, 26}

2. задатак

[15] Асистенти са ОРТ-а су одлучили да иду на море у Грчку, али пре тога морају да прегледају испит из ОРТ-а. Укупан број вежбанки који треба да се прегледа је 210.

Сваки од наставника прегледа другачијом брзином. Асистент Јелица може да прегледа максимално 50 вежбанки у једном сату, асистент Филип максимално 60 вежбанки у једном сату, асистент Алекса максимално 40 вежбанки у једном сату, а асистент Данко максимално 35 вежбанки у једном сату. Због других обавеза на факултету асистент Филип може да ради максимално 2 сата, а Јелица 1 сат.

Потребно је реализовати комбинациону мрежу која на излазу даје укупно време прегледања у зависности од тога који сарадници прегледају вежбанке. Комбинациона мрежа има четири улазна сигнала X1, X2, X3 и X4 који представљају сараднике који прегледају и то редом Јелица, Филип, Алекса и Данко.

Мрежа има три излазна сигнала Z1, Z2, и Z3 који представљају време у сатима које је потребно да се прегледају све вежбанке. Бит Z1 је бит највеће тежине. Излаз није дефинисан ако не могу да се прегледају све вежбанке.

Помоћу Карноових карти треба одредити само минималну ДНФ излазних сигнала мреже. Реализовати ову мрежу користећи што мањи број двоулазних И и двоулазних ИЛИ елемената, а затим трансформисати тако добијену мрежу користећи искључиво што мањи број НИЛИ елемената. Подразумевати да су расположиве и директне и комплементарне вредности променљивих. Цртати посебну шему за сваки излазни сигнал.

3. задатак

[15] Одредити таблицу и граф прелаза/излаза синхроне секвенцијалне мреже са слике 3.1.

Слика 3.1 Синхрона секвенцијална мрежа

За реализацију мреже коришћени су T флип-флопови код којих је 1 активна вредност улазних сигнала.

4. задатак

(10) Конструисати тактовани T флип-флоп са синхроним сигналом ресетовања, код којег су сви улазни сигнали (T, R и C) активни у логичкој јединици, користећи тактовани JK флип-флоп код којег су сви улазни сигнали (J, K и C) активни у логичкој нули, као и НИЛИ логичка кола. Када је улазни сигнал R неактиван онда тактовани T флип-флоп са синхроним сигналом ресетовања функционише као стандардни T флип-флоп без синхроног ресетовања. Када је улазни сигнал R активан, а улазни сигнал T неактиван, онда стање флип-флопа треба да пређе у нулу. Сматрати да је забрањено да у истом тренутку буду активни и улаз T и улаз R (невезано за вредност сигнала такта C). Потребно је табеларно представити закон функционисања и побуде описаног JK флип-флопа и T флоп-флоп са синхроним сигналом ресетовања. При формирању таблица обрадити случај само када је сигнал такта активан.

5. задатак

(10)

1. Потребно је нацртати четвороулазни приоритетни кодер као модул са свим улазима и излазима. Кодер не поседује улаз сигнала дозволе Enable (E) већ се сматра да је модул стално активан. Попунити таблицу и написати формуле које описују закон функционисања овог модула. Индексе улаза и излаза треба обележавати тако што бит са индексом нула представља најнижи бит. Највиши приоритет кодера има улаз са најмањим индексом.

1. Потребно је нацртати једнобитни компаратор као модул са свим улазима и излазима. Написати формуле које описују закон функционисања овог модула.
2. Коришћењем модула из ставке б), потребно је реализовати структурну шему тробитног компаратора који упоређује два броја A_2..0 и B_2..0.

6. задатак

(15) Реализовати један разред регистра са декрементирањем, паралелним уписом и синхроним брисањем помоћу D флип-флопа, и НЕ, И и ИЛИ логичких кола са произвољним бројем улаза. Када ниједан од управљачких сигнала није активан, обезбедити да се стање регистра не мења. У поступку реализације потребно је посебним комбинационим таблицама прелаза/излаза и побуда представити законе функционисања једног разреда регистра са декрементирањем, паралелним уписом и синхроним брисањем помоћу D флип-флопа, извести изразе за сигнал побуде D_i за све три функционалности, формирати обједињен сигнал побуде D_i, нацртати структурну шему таквог једноразредног регистра.

Коришћењем датог једноразредног регистра приказати структурну шему троразредног регистра са операцијом декрементирања (dec), множењем са 2 (mul2) и синхроним брисањем.

7. задатак

(20) На слици 7.1. је приказана структурна шема дела операционе јединице процесора. Регистар N садржи неозначен број различит од 0. У меморијском модулу MEM се налази N+1 означених бројева на адресама 0,1,...N. Означени бројеви су кодирани у другом комплементу. Микрооперације које се реализују у јединици ALU су дате у табели.

1. Допунити дијаграме тока микрооперација и управљачких сигнала фазе извршавања наредбе ABSMEM која мења вредност сваког негативног броја у меморији са својом апсолутном вредношћу. Претпоставити да се у MEM налазе вредности које омогућавају да се извршавање наредбе реализује коректно и да се добије вредност која може да се смести у MEM.
2. Нацртати структурну шему управљачке јединице реализоване као "шетајућа јединица" са флип-флоповима.

S1	S0	F
0	0	A+B
0	1	A xor B
1	0	B+C0
1	1	A and B

Слика 7.1. Структурна шема операционе јединице