ПОРТ/Август 2020

Поставка

Напомена: Одређени делови поставке су остављени уметничкој интерпретацији преписивача и нису се нужно налазили у испитном задатку.

Сарадници на Практикуму из основа рачунарске технике скупили су се код Данка да играју таблић. После пар ментално исцрпљујућих партија таблића су огладнели и решили да направе палачинке. Али авај! Управљачка јединица за Данков шпорет, која се игром случаја покретала на Алтера Цyцлоне ФПГА плочици, се покварила. На сву срећу, Данко је и даље код себе имао ФПГА плочицу коју је понео са јунског испитног рока из ПОРТ-а и коју је херојски сачувао од муња на путу до куће тако да је још увек било наде да се шпорет поправи, а сарадници засладе после таблића и затим оду у кладионицу на рулет.

Задатак је направити уређај за симулирање рингли, тако да се рингле приказују као број 0 са задатом јачином од 0 до 7. Дате су контроле:

• BTN0 за повећавање јачине рингле,
• BTN1 за смањивање јачине рингле,
• BTN2 за искључивање свих рингли, и
• SW3..0 за одређивање којим ринглама се јачина повећава или смањује.

Уколико су све рингле укључене, уређај треба да искључи све рингле и не дозвољава управљање њима док се не притисне дугме BTN2.

1. задатак

Била је дата главна шема, шеме за попуњавање компоненти и тестови компоненти који би требало да пале ЛЕД диоде на главној шеми када одређена компонента крене да ради као очекивано. Сви тестови су радили.

1. [4 поена] Потребно је реализовати једноразредни компаратор са улазима A, B, Gi-1, Ei-1 и Li-1 и излазима G, E и L.
2. [3 поена] Потребно је реализовати петоразредни компаратор са улазима A и B и излазима G, E и L користећи једноразредни компаратор из претходне ставке.
3. [4 поена] Реализовати једноразредни сабирач са улазима A, B и Ci и излазима F и Ci+1.
4. [3 поена] Реализовати петоразредни сабирач користећи једноразредни сабирач из претходне ставке.
5. [3 поена] Реализовати секвенцијалну мрежу ФаллингЕдге Муровог типа користећи ЈК флип-флоп.
   • У другом термину испита користио се РС флип-флоп уместо ЈК флип-флопа.
6. [6 поена] Реализовати једноразредни регистар преко ЈК флип-флопа са могућностима инкрементирања, декрементирања и брисања. Обезбедити да највиши приоритет има сигнал CL, па DEC, па INC.
7. [2 поена] Реализовати троразредни регистар преко једноразредног регистра из прошле ставке са истим операцијама и приоритетом.

2. задатак

Није била дата поставка пројекта и компоненте су се правиле и тестирале на произвољним шемама. Био је дат модул за приказивање бројева на седмосегментном екрану.

1. [3 поена] Реализовати секвенцијалну мрежу која броји по кружној секвенци 1-2-3-4-5-6-7-1 када је улазни сигнал C активан и задржава стање када улазни сигнал није активан.
2. [5 поена] Направити секвенцијалну мрежу за јачину рингле (од 0 до 7) са улазима INC који повећава јачину рингле када је активан, DEC који смањује јачину рингле када је активан, CL који јачину рингле поставља на 0 када је активан, EN који не дозвољава да сигнали INC, DEC и CL имају ефекта на јачину рингле уколико није активан и CLK као сигнал такта, и излазним сигналом који је сваких 7 тактова активан у онолико тактова колика је задата јачина рингле а неактиван у осталим. Обезбедити да се јачина не мења уколико се покуша повећати преко 7 или смањити испод 0. Приказати функционисање мреже тако што се улаз EN повеже на један од SW пинова, INC, DEC и CL на дугмиће и излаз на ЛЕД диоду.
3. [3 поена] Направити секвенцијалну мрежу за контролисање четири рингле са улазним сигналима INC, DEC и CL који се користе на исти начин као у претходној ставци као и SW3..0 који се користи за контролисање којима се од четири рингле мења јачина. Излаз мреже јесу сегменти четири седмосегментна екрана тако да за већу јачину одређене рингле јаче светли број 0 на одређеном седмосегментном екрану.
4. [4 поена] Реализовати уређај из текста задатка.