ORT1/Avgust 2020

Ovaj rok nije rešen. Pomozite SI Wiki tako što ćete ga rešiti.

1. zadatak

[15] Pomoću Karnoovih karti naći minimalnu:

1. DNF funkcije: $f(x_1, x_2, x_3, x_4) = x_4 \overline{x_1 \oplus x_2} + x_1 \overline{x_1 x_2 + \overline{\overline{x_1} + x_3 \overline{x_4}}}$
2. KNF funkcije: $f(x_1, x_2, x_3, x_4) = \overline{x_1} (\overline{x_3} + x_2) + \overline{(\overline{x_2} + x_4)(x_2 + x_3 + \overline{x_4})}$, uzeti da je f(b) = {14}
3. DNF funkcije: $f(x_1, x_2, x_3, x_4, x_5)$ zadate skupom indeksa f(1) = {2, 3, 7, 8, 10, 11, 12, 18, 19, 23, 27, 31} i f(b) = {0, 16, 22, 26}

2. zadatak

[15] Asistenti sa ORT-a su odlučili da idu na more u Grčku, ali pre toga moraju da pregledaju ispit iz ORT-a. Ukupan broj vežbanki koji treba da se pregleda je 210.

Svaki od nastavnika pregleda drugačijom brzinom. Asistent Jelica može da pregleda maksimalno 50 vežbanki u jednom satu, asistent Filip maksimalno 60 vežbanki u jednom satu, asistent Aleksa maksimalno 40 vežbanki u jednom satu, a asistent Danko maksimalno 35 vežbanki u jednom satu. Zbog drugih obaveza na fakultetu asistent Filip može da radi maksimalno 2 sata, a Jelica 1 sat.

Potrebno je realizovati kombinacionu mrežu koja na izlazu daje ukupno vreme pregledanja u zavisnosti od toga koji saradnici pregledaju vežbanke. Kombinaciona mreža ima četiri ulazna signala X1, X2, X3 i X4 koji predstavljaju saradnike koji pregledaju i to redom Jelica, Filip, Aleksa i Danko.

Mreža ima tri izlazna signala Z1, Z2, i Z3 koji predstavljaju vreme u satima koje je potrebno da se pregledaju sve vežbanke. Bit Z1 je bit najveće težine. Izlaz nije definisan ako ne mogu da se pregledaju sve vežbanke.

Pomoću Karnoovih karti treba odrediti samo minimalnu DNF izlaznih signala mreže. Realizovati ovu mrežu koristeći što manji broj dvoulaznih I i dvoulaznih ILI elemenata, a zatim transformisati tako dobijenu mrežu koristeći isključivo što manji broj NILI elemenata. Podrazumevati da su raspoložive i direktne i komplementarne vrednosti promenljivih. Crtati posebnu šemu za svaki izlazni signal.

3. zadatak

[15] Odrediti tablicu i graf prelaza/izlaza sinhrone sekvencijalne mreže sa slike 3.1.

Slika 3.1 Sinhrona sekvencijalna mreža

Za realizaciju mreže korišćeni su T flip-flopovi kod kojih je 1 aktivna vrednost ulaznih signala.

4. zadatak

(10) Konstruisati taktovani T flip-flop sa sinhronim signalom resetovanja, kod kojeg su svi ulazni signali (T, R i C) aktivni u logičkoj jedinici, koristeći taktovani JK flip-flop kod kojeg su svi ulazni signali (J, K i C) aktivni u logičkoj nuli, kao i NILI logička kola. Kada je ulazni signal R neaktivan onda taktovani T flip-flop sa sinhronim signalom resetovanja funkcioniše kao standardni T flip-flop bez sinhronog resetovanja. Kada je ulazni signal R aktivan, a ulazni signal T neaktivan, onda stanje flip-flopa treba da pređe u nulu. Smatrati da je zabranjeno da u istom trenutku budu aktivni i ulaz T i ulaz R (nevezano za vrednost signala takta C). Potrebno je tabelarno predstaviti zakon funkcionisanja i pobude opisanog JK flip-flopa i T flop-flop sa sinhronim signalom resetovanja. Pri formiranju tablica obraditi slučaj samo kada je signal takta aktivan.

5. zadatak

(10)

1. Potrebno je nacrtati četvoroulazni prioritetni koder kao modul sa svim ulazima i izlazima. Koder ne poseduje ulaz signala dozvole Enable (E) već se smatra da je modul stalno aktivan. Popuniti tablicu i napisati formule koje opisuju zakon funkcionisanja ovog modula. Indekse ulaza i izlaza treba obeležavati tako što bit sa indeksom nula predstavlja najniži bit. Najviši prioritet kodera ima ulaz sa najmanjim indeksom.

1. Potrebno je nacrtati jednobitni komparator kao modul sa svim ulazima i izlazima. Napisati formule koje opisuju zakon funkcionisanja ovog modula.
2. Korišćenjem modula iz stavke b), potrebno je realizovati strukturnu šemu trobitnog komparatora koji upoređuje dva broja A_2..0 i B_2..0.

6. zadatak

(15) Realizovati jedan razred registra sa dekrementiranjem, paralelnim upisom i sinhronim brisanjem pomoću D flip-flopa, i NE, I i ILI logičkih kola sa proizvoljnim brojem ulaza. Kada nijedan od upravljačkih signala nije aktivan, obezbediti da se stanje registra ne menja. U postupku realizacije potrebno je posebnim kombinacionim tablicama prelaza/izlaza i pobuda predstaviti zakone funkcionisanja jednog razreda registra sa dekrementiranjem, paralelnim upisom i sinhronim brisanjem pomoću D flip-flopa, izvesti izraze za signal pobude D_i za sve tri funkcionalnosti, formirati objedinjen signal pobude D_i, nacrtati strukturnu šemu takvog jednorazrednog registra.

Korišćenjem datog jednorazrednog registra prikazati strukturnu šemu trorazrednog registra sa operacijom dekrementiranja (dec), množenjem sa 2 (mul2) i sinhronim brisanjem.

7. zadatak

(20) Na slici 7.1. je prikazana strukturna šema dela operacione jedinice procesora. Registar N sadrži neoznačen broj različit od 0. U memorijskom modulu MEM se nalazi N+1 označenih brojeva na adresama 0,1,...N. Označeni brojevi su kodirani u drugom komplementu. Mikrooperacije koje se realizuju u jedinici ALU su date u tabeli.

1. Dopuniti dijagrame toka mikrooperacija i upravljačkih signala faze izvršavanja naredbe ABSMEM koja menja vrednost svakog negativnog broja u memoriji sa svojom apsolutnom vrednošću. Pretpostaviti da se u MEM nalaze vrednosti koje omogućavaju da se izvršavanje naredbe realizuje korektno i da se dobije vrednost koja može da se smesti u MEM.
2. Nacrtati strukturnu šemu upravljačke jedinice realizovane kao "šetajuća jedinica" sa flip-flopovima.

S1	S0	F
0	0	A+B
0	1	A xor B
1	0	B+C0
1	1	A and B

Slika 7.1. Strukturna šema operacione jedinice