Архитектура рачунара/Улазни тестови Лаб 2 2023

Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.

• За питања са више одговора, тачни одговори су подебљани и уоквирени
• За питања за које се одговори уносе, тачни одговори су подвучени и сакривени, тако да се прикажу када изаберете тај текст (пример: овако)
• Притисните лево дугме испод за сакривање и откривање свих одговора, или десно дугме за укључивање и искључивање интерактивног режима:

ГРУПА 1

1. задатак

Уколико се врши пренос 200 бајтова података са периферије у меморију у систему без ДМА контролера колико ће пута бити генерисан захтев за прекидом уколико се са периферије чита на основу 8 битног податка? Формат управљачког регистра контролера периферије је следећи: бит 0 је Енабле бит, бит 4 је Старт бит, а бит 5 је $I/\overline{O}$(1-улаз, 0-излаз), а његов садржај 31х.

1. 199
2. 201
3. Ништа од понуђеног
4. 200
5. 1

2. задатак

Код неког једноадресног процесора улазно/излазни и меморијски адресни простори су раздвојени, а магистрала је синхрона. Које је дешавање на магистрали, ако су сигнали контролне магистрале: $RD=1, WR=0, M/\overline{IO}$=0?

1. Циклус уписа на периферију
2. Циклус читања из меморије
3. Циклус уписа у меморију
4. Ништа од понуђеног
5. Циклус читања са периферије

3. задатак

Формат управљачког регистра контролера периферије је следеци: бит 4 је Старт, бит 5 је Енабле, а бит 0 је $I/\overline{O}$ (1 -улаз, 0-излаз). Пренос података из меморије на периферију, испитивањем бита спремности задаје се уписом које вредности у ЦР?

1. 31х
2. 10х
3. 11х
4. 30х

4. задатак

Колико циклуса на магистрали це ДМА контролер обавити пиликом трансфера блока од 200 батова (адресирање је бајтовско, а магистрала података је 8-битна) из меморију у меморију?

1. Ништа од понуђеног
2. 200
3. 100
4. 1
5. 400

ГРУПА 2

1. задатак

Уколико се врши пренос 200 бајтова података са периферије у меморију у систему без ДМА контролера колико ће пута бити генерисан захтев за прекидом уколико се са периферије чита на основу 8 битног податка? Формат управљачког регистра контролера периферије је следећи: бит 0 је Енабле бит, бит 4 је Старт бит, а бит 5 је $I/\overline{O}$(1-улаз, 0-излаз), а његов садржај 31х.

1. 199
2. 1
3. Ништа од понуђеног
4. 200
5. 201

2. задатак

Формат управљачког регистра контролера периферије је следеци: бит 4 је Старт, бит 5 је Енабле, а бит 0 је $I/\overline{O}$(1 -улаз, 0-излаз). Пренос података из меморије на периферију, испитивањем бита спремности задаје се уписом које вредности у ЦР?

1. 10х
2. 31х
3. 11х
4. 30х

3. задатак

Колико циклуса на магистрали Ће ДМА контролер обавити приликом трансфера блока од 50 бајтова (адресирање је бајтовско, а магистрала података је 8-битна) са периферие у меморију?

1. 100
2. Ништа од понуђеног
3. 0
4. 50
5. 1

4. задатак

Адресни простор двоадресног процесора је 4Г адресибилних јединица, а адресирање је на нивоу 32-битне реци. Улазно/излазни адресни простори је меморијски мапиран. Магистрала је синхрона. Назнацити све релевантне линије системске магистрале и прецизно назначити ширине адресне и магистрале података.

1. $A_{31} - A_0, D_{31} - D_0, RD, WR$
2. $A_{30} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}$
3. Ништа од понуђеног
4. $A_{30} - A_0, D_{31} - D_0, RD, WR$
5. $A_{29} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}$

ГРУПА 3

1. задатак

Формат управљачког регистра контролера периферије је следеци: бит 4 је Старт, бит 5 је Енабле, а бит 0 је $I/\overline{O}$ (1 -улаз, 0-излаз). Пренос података из меморије на периферију, испитивањем бита спремности задаје се уписом које вредности у ЦР?

1. 31х
2. 10х
3. 11х
4. 30х

2. задатак

Формат управљачког регистра контролера периферије је следеци: бит 7 је Старт, бит 4 је Енабле, а бит 0 је $I/\overline{O}$ (1-улаз, О-излаз). Бит 0 статусног регистра је Реадy бит. У ком стању се налази контролер периферије ако су ЦР=91х, СР=01х?

1. Чека на упис следећег податка од процесора.
2. Чека да процесор прочита податак из ДР.
3. Чека на упис следећег податка од периферијске јединице.
4. Чека да периферијска јединица прочита податак из ДР.

3. задатак

Иницијализација преноса из меморије у меморију преко ДМА контролера подразумева инициализацију:

1. Ништа од понуђеног.
2. регистара АДР_СЦР, ЦНТР и ЦР ДМА контролера и ЦР регистра периферије.
3. регистара АДР_СРЦ, ЦНТР I СР ДМА контролера.
4. регистара АДР_СРЦ, ЦНТР и ЦР ДМА контролера.
5. регистара АДР_СРЦ, АДР ДСТ I ЦР ДМА контролера.

4. задатак

Код неког једноадресног процесора улазно/излазни и мемориски адресни простори су раздвојени, а магистрала је асинхрона. Које је дешавање на магистрали, ако су сигнали контролне магистрале: $RD=0, WR=1, M/\overline{IO}=1, FC=1$?

1. Запоцет циклус уписа на периферију
2. Заврсен циклус уписа у меморију
3. Ниједан од понуђених одговора
4. Заврсен циклус уписа на периферију
5. Запоцет циклус уписа на меморију