Računarski VLSI sistemi

Izvor: SI Wiki
Datum izmene: 10. februar 2023. u 00:32; autor: KockaAdmiralac (razgovor | doprinosi) (Više o predmetu)
Pređi na navigaciju Pređi na pretragu

Računarski VLSI sistemi je izborni predmet u sedmom semestru za SI, a obavezni za RTI.

Korisne veze

Nastava

Na vežbama, gradivo po blokovima se bavi:

  1. simulacijom (Verilog),
  2. sintezom (Verilog), i
  3. verifikacijom (SystemVerilog sa UVM metodologijom).

Gradivo sa vežbi dolazi na prvom i drugom kolokvijumu, kao i na praktičnom delu ispita (domaćem zadatku). Na vežbama se kao razvojno okruženje koristi Visual Studio Code zajedno sa alatima Quartus II, ModelSim, Questa SIM (unapređena verzija ModelSim potrebna za verifikaciju), čija se uputstva za instalaciju nalaze na Moodle kursu predmeta zajedno sa svim ostalim materijalima sa vežbi, i za koje je takođe dostupna virtuelna mašina u odeljku sa korisnim vezama.

Na predavanjima se obrađuju sledeće oblasti:

  1. uvod u računarske VLSI sisteme,
  2. Verilog (dublje o njegovom načinu funkcionisanja nego na vežbama),
  3. resursi procesora (sabirači, množači, itd.),
  4. verifikacija (SystemVerilog, UVM, verifikacija u post-produkciji), i
  5. kašnjenja u VLSI sistemima.

Gradivo predavanja ne prati blokove nastave, jer teorija sa predavanja dolazi samo na teorijskom delu ispita i nosi 20 poena. Za verifikaciju i naredne oblasti ne postoje snimci predavanja niti prezentacije, jer se na predavanjima predaju tek počev od 2022/2023. godine, ali je profesor pomenuo mogućnost da snimi video materijale iz tih oblasti.

Domaći

Domaći zadatak čini praktični deo ispita i nosi 30 bodova. Može da se radi u grupi, s tim što više ljudi donosi i više zahteva. Na domaćem zadatku je, za timove od jednog do dva studenta, potrebno napisati modul za određenu svrhu, a zatim ga verifikovati korišćenjem SystemVerilog i UVM. Ukoliko se domaći zadatak radi u grupama od tri ili četiri studenta, potrebno je implementirati dodatne zahteve za sintezu na neku opštu temu (nadogradnja postojećeg modula ili odvojen modul koje nije neophodno verifikovati) i verifikaciju (na primer, korišćenje code coverage). Odbrana se vrši pred predmetnim saradnicima u laboratoriji, odmah nakon teorijskog dela ispita. Ukoliko studenti sebi zadaju zahtevniji zadatak za sintezu na datu temu, moguće je dogovoriti i malo kasniju odbranu (ali je dobro da zahtevi za timove od jednog do dva člana budu ispunjeni i pokazani predmetnim saradnicima pre toga, kako bi mogli da upišu i objave sve ocene zajedno).

Ispitni rokovi

Prvi i drugi kolokvijum funkcionišu tako što se za zadate module napisane u Verilog pokreću odgovarajući testovi i na osnovu njih dobijaju bodovi, s tim što na drugom kolokvijumu ti moduli takođe moraju da se uspešno sintetizuju. Bodovi sa ispitnog dela u potpunosti mogu nadoknaditi bodove sa predispitnih obaveza.

Svi relevantni ispitni rokovi su zvanično dostupni sa Moodle kursa predmeta, zajedno sa njihovim rešenjima i neispravljenim greškama kakve su se originalno pojavljivale na tim rokovima.

Alati

Videti PORT#Alati za instalaciju Quartus. Detaljnija uputstva o instalaciji mogu se pronaći na Moodle kursu predmeta.

Način ocenjivanja

  • — bodovi sa prve predispitne obaveze (0-20)
  • — bodovi sa druge predispitne obaveze (0-30)
  • — bodovi sa teorijskog dela ispita (0-20)
  • — bodovi sa odbrane domaćeg zadatka (0-30)
  • Bodovi:
Bodovi
Ocena 5 6 7 8 9 10

Potrebna pomoć

  • Korisno je napomenuti koje greške postoje u rokovima kako bi studenti koji te rokove vežbaju znali unapred za njih, kao na ORT1.