ПОРТ/Лаб Јун 2022

Извор: SI Wiki
< ПОРТ
Датум измене: 9. фебруар 2023. у 13:30; аутор: KockaAdmiralac (разговор | доприноси) (Formatiranje)
(разл) ← Старија измена | Тренутна верзија (разл) | Новија измена → (разл)
Пређи на навигацију Пређи на претрагу

Прве поправке лабораторијске вежбе 2022. године одржане су у јуну, и испод су доступне модификације са тих лабораторијских вежби.

Лаб 1 модификације

  1. Потребно је да седмосегментни дисплеј исписује 0 ако је број мањи или једнак 5, исписује 1 ако је већи од 5 и мањи или једнак 7, и цртицу ако је већи од 7.
  2. Потребно је да седмосегментни дисплеј приказује број прекидача који су укључени.

Лаб 2 модификације

  1. Шему са домаћег која је била Милијевог типа, пребацити у Мурову са CLK_DIVIDER модулом (иста модификација је била и на оригиналној лабораторијској вежби одржаној у априлу).
  2. Конструисати Т флип флоп чија је активна вредност 0 (ЦЛК је у 1 активан) преко D флип флопа са активном вредношћу 1 и то убацити у шему за домаћи и тестирати.
  3. Реализовати шему као са домаћег само што ће различити седмосегментни дисплеји да приказују различите бројеве (0 се приказује на ХЕX0, 1 на ХЕX1, 2 на ХЕX2, 3 на ХЕX3, 4 на ХЕX4 итд.).

Лаб 3 модификације

  1. Потребно је реализовати комбинациони модул BinaryToBCD_SC који има једну осмобитну улазну линију (input7..0) и две четворобитне излазне линије (UNITS3..0 и TENS3..0). Модул треба да конвертује петобитни улазни бинарни број у БЦД код, при чему је потребно да се десетице улазног бинарног броја прикажу на линијама TENS3..0, а јединице улазног бинарног броја на излазу UNITS3..0. Након имплементације овог модула, заменити стари модул BinaryToBCD из пројекта са BinaryToBCD_SC модулом, а улазну вредност проширити нулама тако да одговара ширини улаза модула BinaryToBCD_SC.
  2. Потребно је реализовати један разред регистра са операцијама серијског уписа у лево, инкрементирања и брисања помоћу синхроног Т флип-флопа код којег је један активна вредност улазних сигнала. Потом је потребно коришћењем овог једноразредног регистра направити петобитни регистар са паралелним уписом, инкрементирањем и брисањем. За проверу исправности регистра направити нову шему. Улазне линије регистра повезати на прекидаче SW5..0 тако да на улаз за паралелни упис буду повезани прекидачи SW4..0, а на улаз C0 буде повезан прекидач SW5. Излаз регистра повезати на диоде LED4..0, а пренос при инкрементирању повезати на ЛЕД диоду LED5. Контролне сигнале за паралелни упис(LD), инкрементирање (INC) и брисање (CL) повезати на дугмиће BTN0, BTN1 и BTN2.