ПОРТ/Лаб Јун 2022

Извор: SI Wiki
< ПОРТ
Датум измене: 9. фебруар 2023. у 12:30; аутор: KockaAdmiralac (разговор | доприноси) (Formatiranje)
(разл) ← Старија измена | Тренутна верзија (разл) | Новија измена → (разл)
Пређи на навигацију Пређи на претрагу

Prve popravke laboratorijske vežbe 2022. godine održane su u junu, i ispod su dostupne modifikacije sa tih laboratorijskih vežbi.

Lab 1 modifikacije

  1. Potrebno je da sedmosegmentni displej ispisuje 0 ako je broj manji ili jednak 5, ispisuje 1 ako je veći od 5 i manji ili jednak 7, i crticu ako je veći od 7.
  2. Potrebno je da sedmosegmentni displej prikazuje broj prekidača koji su uključeni.

Lab 2 modifikacije

  1. Šemu sa domaćeg koja je bila Milijevog tipa, prebaciti u Murovu sa CLK_DIVIDER modulom (ista modifikacija je bila i na originalnoj laboratorijskoj vežbi održanoj u aprilu).
  2. Konstruisati T flip flop čija je aktivna vrednost 0 (CLK je u 1 aktivan) preko D flip flopa sa aktivnom vrednošću 1 i to ubaciti u šemu za domaći i testirati.
  3. Realizovati šemu kao sa domaćeg samo što će različiti sedmosegmentni displeji da prikazuju različite brojeve (0 se prikazuje na HEX0, 1 na HEX1, 2 na HEX2, 3 na HEX3, 4 na HEX4 itd.).

Lab 3 modifikacije

  1. Potrebno je realizovati kombinacioni modul BinaryToBCD_SC koji ima jednu osmobitnu ulaznu liniju (input7..0) i dve četvorobitne izlazne linije (UNITS3..0 i TENS3..0). Modul treba da konvertuje petobitni ulazni binarni broj u BCD kod, pri čemu je potrebno da se desetice ulaznog binarnog broja prikažu na linijama TENS3..0, a jedinice ulaznog binarnog broja na izlazu UNITS3..0. Nakon implementacije ovog modula, zameniti stari modul BinaryToBCD iz projekta sa BinaryToBCD_SC modulom, a ulaznu vrednost proširiti nulama tako da odgovara širini ulaza modula BinaryToBCD_SC.
  2. Potrebno je realizovati jedan razred registra sa operacijama serijskog upisa u levo, inkrementiranja i brisanja pomoću sinhronog T flip-flopa kod kojeg je jedan aktivna vrednost ulaznih signala. Potom je potrebno korišćenjem ovog jednorazrednog registra napraviti petobitni registar sa paralelnim upisom, inkrementiranjem i brisanjem. Za proveru ispravnosti registra napraviti novu šemu. Ulazne linije registra povezati na prekidače SW5..0 tako da na ulaz za paralelni upis budu povezani prekidači SW4..0, a na ulaz C0 bude povezan prekidač SW5. Izlaz registra povezati na diode LED4..0, a prenos pri inkrementiranju povezati na LED diodu LED5. Kontrolne signale za paralelni upis(LD), inkrementiranje (INC) i brisanje (CL) povezati na dugmiće BTN0, BTN1 i BTN2.