ОРТ1/Фебруар 2021
< ОРТ1
Пређи на навигацију
Пређи на претрагу
- Овај рок није решен. Помозите SI Wiki тако што ћете га решити.
Фебруар 2021. године одржан је 9. фебруара 2021.
4. задатак
Поставка
- (10п) Конструисати master-slave JK флип-флоп, код кога је један вредност улазног сигнала такта C, а нула активна вредност улазних сигнала Ј и К, користећи асинхрони RS флип-флоп са НИ елементима и минималним бројем НИ елемената. У поступку решавања представити структурну шему датог асинхроног RS флип-флопа са НИ елементима, а затим га искористити као модул. Табеларно представити закон побуде асинхроног RS флип-флопа са НИ елементима.
Решење
5. задатак
Поставка
(10п)
- Потребно је нацртати четвороулазни приоритетни кодер као модул са свим улазима и излазима. Кодер треба да поседује улаз сигнала дозволе Enable (E). Попунити таблицу (када је сигнал дозволе Enable (E) активан) и написати формуле (уопштене заједно са сигналом дозволе Enable (E)) које описују закон функционисања овог модула. Индексе улаза и излаза треба обележавати тако што бит са индексом нула представља најнижи бит. Највиши приоритет кодера има улаз са највишим индексом.
- Потребно је нацртати четвороканални мултиплексер (са четири информациона улаза) као модул са свим улазима и излазима. Канали су ширине један бит. Мултиплексер треба да поседује улаз сигнала дозволе Enable (E) који је активан у логичкој јединици. Написати формуле које описују закон функционисања овог модула.
- Коришћењем модула из ставке б), потребно је реализовати структурну шему осмоканалног мултиплексера.
Решење
6. задатак
Поставка
- (15п) Реализовати један разред регистра са декрементирањем, инкрементирањем и паралелним уписом помоћу Т флип-флопа, код којег је логичка нула активна вредност улаза Т, и НЕ, И и ИЛИ логичких кола са произвољним бројем улаза. Када ниједан од управљачких сигнала није активан, обезбедити да се стање регистра не мења. У поступку реализације потребно је посебним комбинационим таблицама прелаза/излаза и побуда представити законе функционисања једног разреда регистра са декрементирањем, инкрементирањем и паралелним уписом помоћу Т флип-флопа, извести изразе за сигнале побуде Тi за све три функционалности, формирати обједињени сигнал побуде Тi, нацртати структурну шему таквог једноразредног регистра. Коришћењем датог једноразредног регистра приказати структурну шему троразредног регистра са операцијом декрементирања (dec), инкрементирањем (inc) и синхроним брисањем (cl).
Решење
7. задатак
Поставка
(20п) На слици је приказана структурна шема дела операционе јединице процесора. Микрооперације које се реализују у јединици ALU су дате у табели:
| S₁ | S₀ | F |
|---|---|---|
| 0 | 0 | A xor B |
| 0 | 1 | B + C₀ |
| 1 | 0 | A - B - C₀ |
| 1 | 1 | A + B + C₀ |
- Допунити дијаграме тока микрооперација и управљачких сигнала фазе извршавања наредбе CNT1 која пребројава колико битова има вредност 1 у запису броја N (регистар N) и резултат смешта у регистар А. Након завршеног пребројавања регистар N треба да има исту вредност као и на почетку операције (током рачунања регистар N може да мења вредност).
- Нацртати структурну шему управљачке јединице реализоване као "шетајућа јединица" са D флип-флоповима.
