Рачунарски VLSI системи

Рачунарски VLSI системи
Основне информације
Шифра	13С114ВЛСИ, 13Е114ВЛСИ
Семестар	7
Статус	изборни (СИ), обавезни (РТИ)
Страница	rti.etf.rs/rti/ir4vls
ЕСПБ	6
Одсек	СИ, РТИ

Рачунарски VLSI системи је изборни предмет у седмом семестру за СИ, а обавезни за РТИ.

Корисне везе

• Виртуелна машина са постављеним алатима

Настава

На вежбама, градиво по блоковима се бави:

1. симулацијом (Verilog),
2. синтезом (Verilog), и
3. верификацијом (SystemVerilog са UVM методологијом).

Градиво са вежби долази на првом и другом колоквијуму, као и на практичном делу испита (домаћем задатку). На вежбама се као развојно окружење користи Visual Studio Code заједно са алатима Quartus II, ModelSim, Questa SIM (унапређена верзија ModelSim потребна за верификацију), чија се упутства за инсталацију налазе на Moodle курсу предмета заједно са свим осталим материјалима са вежби, и за које је такође доступна виртуелна машина у одељку са корисним везама.

На предавањима се обрађују следеће области:

1. увод у рачунарске ВЛСИ системе,
2. Verilog (дубље о његовом начину функционисања него на вежбама),
3. ресурси процесора (сабирачи, множачи, итд.),
4. верификација (SystemVerilog, UVM, верификација у пост-продукцији), и
5. кашњења у ВЛСИ системима.

Градиво предавања не прати блокове наставе, јер теорија са предавања долази само на теоријском делу испита и носи 20 поена. За верификацију и наредне области не постоје снимци предавања нити презентације, јер се на предавањима предају тек почев од 2022/2023. године, али је професор поменуо могућност да сними видео материјале из тих области.

Домаћи

Домаћи задатак чини практични део испита и носи 30 бодова. Може да се ради у групи, с тим што више људи доноси и више захтева. На домаћем задатку је, за тимове од једног до два студента, потребно написати модул за одређену сврху, а затим га верификовати коришћењем SystemVerilog и UVM. Уколико се домаћи задатак ради у групама од три или четири студента, потребно је имплементирати додатне захтеве за синтезу на неку општу тему (надоградња постојећег модула или одвојен модул које није неопходно верификовати) и верификацију (на пример, коришћење code coverage). Одбрана се врши пред предметним сарадницима у лабораторији, одмах након теоријског дела испита. Уколико студенти себи задају захтевнији задатак за синтезу на дату тему, могуће је договорити и мало каснију одбрану (али је добро да захтеви за тимове од једног до два члана буду испуњени и показани предметним сарадницима пре тога, како би могли да упишу и објаве све оцене заједно).

Испитни рокови

Први и други колоквијум функционишу тако што се за задате модуле написане у Verilog покрећу одговарајући тестови и на основу њих добијају бодови, с тим што на другом колоквијуму ти модули такође морају да се успешно синтетизују. Бодови са испитног дела у потпуности могу надокнадити бодове са предиспитних обавеза.

Сви релевантни испитни рокови су званично доступни са Moodle курса предмета, заједно са њиховим решењима и неисправљеним грешкама какве су се оригинално појављивале на тим роковима.

Алати

Видети ПОРТ#Алати за инсталацију Quartus. Детаљнија упутства о инсталацији могу се пронаћи на Moodle курсу предмета.

Начин оцењивања

• $K_1$ — бодови са прве предиспитне обавезе (0-20)
• $K_2$ — бодови са друге предиспитне обавезе (0-30)
• $I_T$ — бодови са теоријског дела испита (0-20)
• $I_P$ — бодови са одбране домаћег задатка (0-30)
• Бодови: $P = max\left(K_1 + K_2 + I_T + I_P, K_1 + \left(I_T + I_P\right) \cdot 1.6, K_2 + \left(I_T + I_P\right) \cdot 1.4, \left(I_T + I_P\right) \cdot 2\right)$

Бодови	$P < 51$	$51 \leq P < 61$	$61 \leq P < 71$	$71 \leq P < 81$	$81 \leq P < 91$	$91 \leq P$
Оцена	5	6	7	8	9	10

Потребна помоћ

• Корисно је напоменути које грешке постоје у роковима како би студенти који те рокове вежбају знали унапред за њих, као на ОРТ1.