Архитектура рачунара/Улазни тестови Лаб 2 2023

Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину. održan je XX. meseca i trajao je XX.

• За питања са више одговора, тачни одговори су подебљани и уоквирени
• За питања за које се одговори уносе, тачни одговори су подвучени и сакривени, тако да се прикажу када изаберете тај текст (пример: овако)
• Притисните лево дугме испод за сакривање и откривање свих одговора, или десно дугме за укључивање и искључивање интерактивног режима:

GRUPA 1

1. zadatak

Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog podatka? Format upravljačkog registra kontrolera periferije je sledeći: bit 0 je Enable bit, bit 4 je Start bit, a bit 5 je $I/\overline{O}$(1-ulaz, 0-izlaz), a njegov sadržaj 31h.

1. 199
2. 201
3. Ništa od ponuđenog
4. 200
5. 1

2. zadatak

Kod nekog jednoadresnog procesora ulazno/izlazni i memorijski adresni prostori su razdvojeni, a magistrala je sinhrona. Koje je dešavanje na magistrali, ako su signali kontrolne magistrale: $RD=1, WR=0, M/\overline{IO}$=0?

1. Ciklus upisa na periferiju
2. Ciklus čitanja iz memorije
3. Ciklus upisa u memoriju
4. Ništa od ponuđenog
5. Ciklus čitanja sa periferije

3. zadatak

Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je $I/\overline{O}$ (1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?

1. 31h
2. 10h
3. 11h
4. 30h

4. zadatak

Koliko ciklusa na magistrali ce DMA kontroler obaviti pilikom transfera bloka od 200 batova (adresiranje je bajtovsko, a magistrala podataka je 8-bitna) iz memoriju u memoriju?

1. Ništa od ponuđenog
2. 200
3. 100
4. 1
5. 400

GRUPA 2

1. zadatak

Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog podatka? Format upravljačkog registra kontrolera periferije je sledeći: bit 0 je Enable bit, bit 4 je Start bit, a bit 5 je $I/\overline{O}$(1-ulaz, 0-izlaz), a njegov sadržaj 31h.

1. 199
2. 1
3. Ništa od ponuđenog
4. 200
5. 201

2. zadatak

Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je $I/\overline{O}$(1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?

1. 10h
2. 31h
3. 11h
4. 30h

3. zadatak

Koliko ciklusa na magistrali Će DMA kontroler obaviti prilikom transfera bloka od 50 bajtova (adresiranje je bajtovsko, a magistrala podataka je 8-bitna) sa periferie u memoriju?

1. 100
2. Ništa od ponuđenog
3. 0
4. 50
5. 1

4. zadatak

Adresni prostor dvoadresnog procesora je 4G adresibilnih jedinica, a adresiranje je na nivou 32-bitne reci. Ulazno/izlazni adresni prostori je memorijski mapiran. Magistrala je sinhrona. Naznaciti sve relevantne linije sistemske magistrale i precizno naznačiti širine adresne i magistrale podataka.

1. $A_{31} - A_0, D_{31} - D_0, RD, WR$
2. $A_{30} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}$
3. Ništa od ponuđenog
4. $A_{30} - A_0, D_{31} - D_0, RD, WR$
5. $A_{29} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}$

GRUPA 3

1. zadatak

Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je $I/\overline{O}$ (1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?

1. 31h
2. 10h
3. 11h
4. 30h

2. zadatak

Format upravljačkog registra kontrolera periferije je sledeci: bit 7 je Start, bit 4 je Enable, a bit 0 je $I/\overline{O}$ (1-ulaz, O-izlaz). Bit 0 statusnog registra je Ready bit. U kom stanju se nalazi kontroler periferije ako su CR=91h, SR=01h?

1. Čeka na upis sledećeg podatka od procesora.
2. Čeka da procesor pročita podatak iz DR.
3. Čeka na upis sledećeg podatka od periferijske jedinice.
4. Čeka da periferijska jedinica pročita podatak iz DR.

3. zadatak

Inicijalizacija prenosa iz memorije u memoriju preko DMA kontrolera podrazumeva inicializaciju:

1. Ništa od ponuđenog.
2. registara ADR_SCR, CNTR i CR DMA kontrolera i CR registra periferije.
3. registara ADR_SRC, CNTR I SR DMA kontrolera.
4. registara ADR_SRC, CNTR i CR DMA kontrolera.
5. registara ADR_SRC, ADR DST I CR DMA kontrolera.

4. zadatak

Kod nekog jednoadresnog procesora ulazno/izlazni i memoriski adresni prostori su razdvojeni, a magistrala je asinhrona. Koje je dešavanje na magistrali, ako su signali kontrolne magistrale: $RD=0, WR=1, M/\overline{IO}=1, FC=1$?

1. Zapocet ciklus upisa na periferiju
2. Zavrsen ciklus upisa u memoriju
3. Nijedan od ponuđenih odgovora
4. Zavrsen ciklus upisa na periferiju
5. Zapocet ciklus upisa na memoriju