Рачунарски VLSI системи/Пројекат 2023 — разлика између измена
м (Aleksa преместио је страницу Рачунарски VLSI системи/Пројекат 2023/24 на Рачунарски VLSI системи/Пројекат 2023 без остављања преусмерења: Иста прича као интсис) |
м (Kategorizacija; {{tocright}}) |
||
| (Нису приказане 2 међуизмене другог корисника) | |||
| Ред 1: | Ред 1: | ||
{{tocright}} | |||
'''Пројекат 2023. године''' на оба одсека био је да се направи модул који симулира CPU за ''PicoComputer'' архитектуру, уз пратеће модуле. Доступне су мофидикације из испитних рокова за оба одсека. | |||
== Јануарски испитни рок == | == Јануарски испитни рок == | ||
=== Синтеза === | === Синтеза === | ||
| Ред 35: | Ред 37: | ||
|+ Први бајт инструкције JSR | |+ Први бајт инструкције JSR | ||
|- | |- | ||
| 0 || 1 || 0 || 1 || ? || ? || ? || ? || ? || ? | | 0 || 1 || 0 || 1 || ? || ? || ? || ? || ? || ? || c || c || c || c || c || c | ||
|} | |} | ||
| Ред 50: | Ред 46: | ||
|} | |} | ||
Инструкција <code>JSR</code> скаче на адресу потпрограма дату | Инструкција <code>JSR</code> скаче на адресу потпрограма дату са најнижих 6 бита првог бајта инструкције и притом ставља повратну адресу на стек. | ||
Инструкција <code>RST</code> скида повратну адресу са стека и скаче на њу. | Инструкција <code>RST</code> скида повратну адресу са стека и скаче на њу. | ||
| Ред 60: | Ред 56: | ||
=== Ресурси процесора === | === Ресурси процесора === | ||
Реализовати једноразредни <code>Full Adder</code> сабирач, а затим помоћу њега <code>Carry Lookahead Adder</code>. | Реализовати једноразредни <code>Full Adder</code> сабирач, а затим помоћу њега четворобитни <code>Carry Lookahead Adder</code>. | ||
Приказати рад сабирача. | Приказати рад сабирача. | ||
[[Категорија:Рачунарски VLSI системи]] | |||
[[Категорија:Водичи]] | |||
Тренутна верзија на датум 19. фебруар 2024. у 14:15
Пројекат 2023. године на оба одсека био је да се направи модул који симулира CPU за PicoComputer архитектуру, уз пратеће модуле. Доступне су мофидикације из испитних рокова за оба одсека.
Јануарски испитни рок
Синтеза
Проширити процесор да подржава инструкцију BEQ x, y, z.
| 0 | 1 | 0 | 1 | a | a | a | a | b | b | b | b | 0 | 0 | 0 | 0 |
| c | c | c | c | c | c | c | c | c | c | c | c | c | c | c | c |
Инструкција скаче на адресу дату другим бајтом инструкције ако важи да је први операнд једнак другом, тј. a==b.
Написати програм који тестира рад ове инструкције.
Верификација
Потребно је направити грешку у регистру, а затим га верификовати. Верификација треба да пријави грешку.
Ресурси процесора
Реализовати једноразредни (само за један бит) conditional sum adder сабирач.
Приказати рад сабирача.
Фебруарски испитни рок
Синтеза
Проширити процесор да подржава инструкције JSR sub и RTS.
| 0 | 1 | 0 | 1 | ? | ? | ? | ? | ? | ? | c | c | c | c | c | c |
| 1 | 1 | 1 | 0 | ? | ? | ? | ? | ? | ? | ? | ? | ? | ? | ? | ? |
Инструкција JSR скаче на адресу потпрограма дату са најнижих 6 бита првог бајта инструкције и притом ставља повратну адресу на стек.
Инструкција RST скида повратну адресу са стека и скаче на њу.
Написати програм који тестира рад ове инструкције.
Верификација
Потребно је направити грешку у регистру, а затим га верификовати. Верификација треба да пријави грешку.
Ресурси процесора
Реализовати једноразредни Full Adder сабирач, а затим помоћу њега четворобитни Carry Lookahead Adder.
Приказати рад сабирача.