TopOfKeks: TopOfKeks преместио је страницу Архитектура рачунара/Улазни тестови за лаб2 2023 на Архитектура рачунара/Улазни тестови Лаб 2 2023 без остављања преусмерења: конвенција

2024-03-03T08:21:06Z

TopOfKeks преместио је страницу Архитектура рачунара/Улазни тестови за лаб2 2023 на Архитектура рачунара/Улазни тестови Лаб 2 2023 без остављања преусмерења: конвенција

← Старија измена	Верзија на датум 3. март 2024. у 10:21
(нема разлике)

Pop у 00:40, 27. мај 2023.

2023-05-27T00:40:10Z

← Старија измена		Верзија на датум 27. мај 2023. у 02:40
Ред 1:		Ред 1:
	{{tocright}}		{{tocright}}
	'''Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.''' ~~održan je XX. meseca i trajao je XX.~~		'''Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.'''
	{{rešenja}}		{{rešenja}}

Pop: Pop преместио је страницу AR/Улазни тестови за лаб2 2023 на Архитектура рачунара/Улазни тестови за лаб2 2023 без остављања преусмерења

2023-05-26T15:49:25Z

Pop преместио је страницу AR/Улазни тестови за лаб2 2023 на Архитектура рачунара/Улазни тестови за лаб2 2023 без остављања преусмерења

← Старија измена	Верзија на датум 26. мај 2023. у 17:49
(нема разлике)

Pop: Нова страница: {{tocright}} '''Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.''' održan je XX. meseca i trajao je XX. {{rešenja}} == GRUPA 1 == === 1. zadatak === Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog…

2023-05-26T15:46:53Z

Нова страница: {{tocright}} '''Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.''' održan je XX. meseca i trajao je XX. {{rešenja}} == GRUPA 1 == === 1. zadatak === Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog…

Нова страница

{{tocright}}
'''Примери улазних тестова за лабораторију 2 из предмета Архитектура рачуанара за 2023 годину.''' održan je XX. meseca i trajao je XX.
{{rešenja}}

== GRUPA 1 ==
=== 1. zadatak ===
Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog podatka? Format upravljačkog registra kontrolera periferije je sledeći: bit 0 je Enable bit, bit 4 je Start bit, a bit 5 je <math>I/\overline{O}</math>(1-ulaz, 0-izlaz), a njegov sadržaj 31h.
<div class="abc-list" data-solution="single">
# 199
# 201
# Ništa od ponuđenog
# <span class="solution">200</span>
# 1
</div>

=== 2. zadatak ===
Kod nekog jednoadresnog procesora ulazno/izlazni i memorijski adresni prostori su razdvojeni, a magistrala je sinhrona.
Koje je dešavanje na magistrali, ako su signali kontrolne magistrale: <math>RD=1, WR=0, M/\overline{IO}</math>=0?
<div class="abc-list" data-solution="single">
# Ciklus upisa na periferiju
# Ciklus čitanja iz memorije
# Ciklus upisa u memoriju
# Ništa od ponuđenog
# <span class="solution">Ciklus čitanja sa periferije</span>
</div>

=== 3. zadatak ===
Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je <math>I/\overline{O}</math> (1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?
<div class="abc-list" data-solution="single">
# 31h
# <span class="solution">10h</span>
# 11h
# 30h
</div>

=== 4. zadatak ===
Koliko ciklusa na magistrali ce DMA kontroler obaviti pilikom transfera bloka od 200 batova (adresiranje je bajtovsko, a magistrala podataka je
8-bitna) iz memoriju u memoriju?
<div class="abc-list" data-solution="single">
# Ništa od ponuđenog
# 200
# 100
# 1
# <span class="solution">400</span>
</div>

== GRUPA 2 ==
=== 1. zadatak ===
Ukoliko se vrši prenos 200 bajtova podataka sa periferije u memoriju u sistemu bez DMA kontrolera koliko će puta biti generisan zahtev za prekidom ukoliko se sa periferije čita na osnovu 8 bitnog podatka? Format upravljačkog registra kontrolera periferije je sledeći: bit 0 je Enable bit, bit 4 je Start bit, a bit 5 je <math>I/\overline{O}</math>(1-ulaz, 0-izlaz), a njegov sadržaj 31h.
<div class="abc-list" data-solution="single">
# 199
# 1
# Ništa od ponuđenog
# <span class="solution">200</span>
# 201
</div>

=== 2. zadatak ===
Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je <math>I/\overline{O}</math>(1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?
<div class="abc-list" data-solution="single">
# <span class="solution">10h</span>
# 31h
# 11h
# 30h
</div>

=== 3. zadatak ===
Koliko ciklusa na magistrali Će DMA kontroler obaviti prilikom transfera bloka od 50 bajtova (adresiranje je bajtovsko, a magistrala podataka je 8-bitna) sa periferie u memoriju?
<div class="abc-list" data-solution="single">
# 100
# Ništa od ponuđenog
# 0
# <span class="solution">50</span>
# 1
</div>
=== 4. zadatak ===
Adresni prostor dvoadresnog procesora je 4G adresibilnih jedinica, a adresiranje je na nivou 32-bitne reci. Ulazno/izlazni adresni prostori je memorijski mapiran. Magistrala je sinhrona. Naznaciti sve relevantne linije sistemske magistrale i precizno naznačiti širine adresne i magistrale podataka.
<div class="abc-list" data-solution="single">
# <span class="solution"><math>A_{31} - A_0, D_{31} - D_0, RD, WR</math></span>
# <math>A_{30} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}</math>
# Ništa od ponuđenog
# <math>A_{30} - A_0, D_{31} - D_0, RD, WR</math>
# <math>A_{29} - A_0, D_{31} - D_0, RD, WR, M/\overline{IO}</math>
</div>
== GRUPA 3 ==
=== 1. zadatak ===
Format upravljačkog registra kontrolera periferije je sledeci: bit 4 je Start, bit 5 je Enable, a bit 0 je <math>I/\overline{O}</math> (1 -ulaz, 0-izlaz). Prenos podataka iz memorije na periferiju, ispitivanjem bita spremnosti zadaje se upisom koje vrednosti u CR?
<div class="abc-list" data-solution="single">
# 31h
# <span class="solution">10h</span>
# 11h
# 30h
</div>
=== 2. zadatak ===
Format upravljačkog registra kontrolera periferije je sledeci: bit 7 je Start, bit 4 je Enable, a bit 0 je <math>I/\overline{O}</math> (1-ulaz, O-izlaz). Bit 0 statusnog registra je Ready bit. U kom stanju se nalazi kontroler periferije ako su CR=91h, SR=01h?
<div class="abc-list" data-solution="single">
# Čeka na upis sledećeg podatka od procesora.
# <span class="solution">Čeka da procesor pročita podatak iz DR.</span>
# Čeka na upis sledećeg podatka od periferijske jedinice.
# Čeka da periferijska jedinica pročita podatak iz DR.
</div>
<references />
=== 3. zadatak ===
Inicijalizacija prenosa iz memorije u memoriju preko DMA kontrolera podrazumeva inicializaciju:
<div class="abc-list" data-solution="single">
# <span class="solution">Ništa od ponuđenog.</span>
# registara ADR_SCR, CNTR i CR DMA kontrolera i CR registra periferije.
# registara ADR_SRC, CNTR I SR DMA kontrolera.
# registara ADR_SRC, CNTR i CR DMA kontrolera.
# registara ADR_SRC, ADR DST I CR DMA kontrolera.
</div>
=== 4. zadatak ===
Kod nekog jednoadresnog procesora ulazno/izlazni i memoriski adresni prostori su razdvojeni, a magistrala je asinhrona. Koje je dešavanje na magistrali, ako su signali kontrolne magistrale: <math>RD=0, WR=1, M/\overline{IO}=1, FC=1</math>?
<div class="abc-list" data-solution="single">
# Zapocet ciklus upisa na periferiju
# <span class="solution">Zavrsen ciklus upisa u memoriju</span>
# Nijedan od ponuđenih odgovora
# Zavrsen ciklus upisa na periferiju
# Zapocet ciklus upisa na memoriju
</div>

[[Категорија:Архитектура рачунара]]

Архитектура рачунара/Улазни тестови Лаб 2 2023 - Историја измена

Pop у 00:40, 27. мај 2023.

Pop: Pop преместио је страницу AR/Улазни тестови за лаб2 2023 на Архитектура рачунара/Улазни тестови за лаб2 2023 без остављања преусмерења