Архитектура рачунара/Јун 2024 - Историја измена

D3f4ult: /* Решење */

2024-07-11T18:41:27Z

Решење

← Старија измена		Верзија на датум 11. јул 2024. у 20:41
Ред 92:		Ред 92:
	POP BP -> LOAD BP, (SP)+		POP BP -> LOAD BP, (SP)+
	MOV BP, SP -> ADD BP, SP, #0		MOV BP, SP -> ADD BP, SP, #0
	LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0		LOAD R4, #maxValue -> ADD R4, R0, #maxValue ; R0 = 0
	</syntaxhighlight>		</syntaxhighlight>

D3f4ult: /* Решење */

2024-07-11T18:35:21Z

Решење

← Старија измена		Верзија на датум 11. јул 2024. у 20:35
Ред 58:		Ред 58:
	PUSH R3		PUSH R3
	PUSH R4		PUSH R4
	LOAD R1, (BP)2 // src1		LOAD R1, (BP)2 ; src1
	LOAD R2, (BP)3 // src2		LOAD R2, (BP)3 ; src2
	XOR R0, R0, R0 // clear R0		XOR R0, R0, R0 ; clear R0
	//strlen(src1)		;strlen(src1)
	LOAD R4, #maxValue		LOAD R4, #maxValue
	~~//locc~~ len, addr, char		;LOCC len, addr, char
	LOCC R4, R1, '\0'		LOCC R4, R1, '\0'
	SUB R1, R1, #1		SUB R1, R1, #1
	LOAD R4, (BP)2		LOAD R4, (BP)2
	SUB R3, R1, R4 // R3 = strlen(src1)		SUB R3, R1, R4 ; R3 = strlen(src1)
	//strlen(src2)		;strlen(src2)
	LOAD R4, #maxValue		LOAD R4, #maxValue
	LOCC R4, R2, '\0'		LOCC R4, R2, '\0'
	SUB R2, R2, #1		SUB R2, R2, #1
	LOAD R4, (BP)3		LOAD R4, (BP)3
	SUB R4, R2, R4 // R4 = strlen(src2)		SUB R4, R2, R4 ; R4 = strlen(src2)
	~~//matchc~~ src1len, src1addr, src2len, src2addr		;MATCH src1len, src1addr, src2len, src2addr
	LOAD R1, (BP)2 // src1		LOAD R1, (BP)2 ; src1
	LOAD R2, (BP)3 // src2		LOAD R2, (BP)3 ; src2
	MATCHC R3, R1, R4, R2		MATCHC R3, R1, R4, R2
	JNZ end // z == 1 not found ~~src2~~ in src1		JNZ end ; z == 1 src2 not found in src1
	MOV R0, R1		MOV R0, R1
	end: POP R4		end: POP R4
Ред 94:		Ред 94:
	LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0		LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
	</syntaxhighlight>		</syntaxhighlight>

	== 4. задатак ==		== 4. задатак ==
	{{делимично решено}}		{{делимично решено}}

D3f4ult: /* Поставка */

2024-07-11T17:16:35Z

Поставка

← Старија измена		Верзија на датум 11. јул 2024. у 19:16
Ред 2:		Ред 2:
	<!-- Ово ставити уколико НИЈЕДАН задатак није решен, док уколико само неки задаци нису решени на првом месту у њиховој секцији поставити {{делимично решено}}. Уколико се користи било који од ова два шаблона, ОБАВЕЗНО проверити да ли постоји излиставање тих рокова коришћењем {{рокови}} шаблона на страници предмета у одељку за потребну помоћ (како би се знало да нерешени рокови постоје). -->		<!-- Ово ставити уколико НИЈЕДАН задатак није решен, док уколико само неки задаци нису решени на првом месту у њиховој секцији поставити {{делимично решено}}. Уколико се користи било који од ова два шаблона, ОБАВЕЗНО проверити да ли постоји излиставање тих рокова коришћењем {{рокови}} шаблона на страници предмета у одељку за потребну помоћ (како би се знало да нерешени рокови постоје). -->
	== 1. задатак ==		== 1. задатак ==
			{{делимично решено}}
	=== Поставка ===		=== Поставка ===
	~~{{делимично решено}}~~
	'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.		'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
	# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.		# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.

D3f4ult: /* Поставка */

2024-07-11T17:16:19Z

Поставка

← Старија измена		Верзија на датум 11. јул 2024. у 19:16
Ред 95:		Ред 95:
	</syntaxhighlight>		</syntaxhighlight>
	== 4. задатак ==		== 4. задатак ==
			{{делимично решено}}
	=== Поставка ===		=== Поставка ===
	~~{{делимично решено}}~~
	'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:		'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
	PER0_CONTROL F000h DMA_PER1_CONTROL F110h		PER0_CONTROL F000h DMA_PER1_CONTROL F110h

D3f4ult: /* Поставка */

2024-07-11T17:14:24Z

Поставка

← Старија измена		Верзија на датум 11. јул 2024. у 19:14
Ред 106:		Ред 106:
	У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).		У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

	Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције int calcParity(int value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.		Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

	Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем ~~10х~~ података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се ~~ДМА~~ контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености ~~ДМА~~ контролера, периферија ~~ПЕР1~~ се враћа у режим рада без ~~ДМА~~ контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8х. '''Обезбедити да сваки податак који је послала периферија ~~ПЕР0~~ буде успешно обрађен и прослеђен периферији ~~ПЕР1~~.'''		Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

	Написати главни програм, функцију calcParity и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.		Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

	Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.		Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

D3f4ult у 15:27, 11. јул 2024.

2024-07-11T15:27:17Z

← Старија измена		Верзија на датум 11. јул 2024. у 17:27
Ред 120:		Ред 120:
	<!-- Наставити са копирањем одељака изнад уколико има још задатака. -->		<!-- Наставити са копирањем одељака изнад уколико има још задатака. -->

			[[Категорија:Архитектура рачунара]]
	[[Категорија:Рокови]]		[[Категорија:Рокови]]
	~~[[Категорија:АР]]~~

D3f4ult: D3f4ult преместио је страницу АР/Јун 2024 на Архитектура рачунара/Јун 2024

2024-07-11T14:18:03Z

D3f4ult преместио је страницу АР/Јун 2024 на Архитектура рачунара/Јун 2024

← Старија измена	Верзија на датум 11. јул 2024. у 16:18
(нема разлике)

D3f4ult: Нова страница: {{tocright}}