Архитектура рачунара/Јул 2021 - Историја измена

KockaAdmiralac: Formatiranje

2023-02-09T01:05:19Z

Formatiranje

← Старија измена		Верзија на датум 9. фебруар 2023. у 03:05
Ред 37:		Ред 37:
	=== Решење ===		=== Решење ===
	<syntaxhighlight lang="asm">		<syntaxhighlight lang="asm">
	! stek raste ~~nanize~~, SP pokazuje na poslednju zauzetu		// stek raste naniže, SP pokazuje na poslednju zauzetu
	! rezultat se ~~vraca~~ kroz Rres		// rezultat se vraća kroz Rres

	! *src +3		// *src +3
	! *dst +2		// *dst +2
	! PCret +1		// PCret +1
	! BP +0		// BP +0

	ST BP, -(SP)		ST BP, -(SP)
	ADD BP, SP, #0		ADD BP, SP, #0
	!backup registara		// backup registara
	ST Rd, -(SP)		ST Rd, -(SP)
	ST Rl, -(SP)		ST Rl, -(SP)
	ST Rs, -(SP)		ST Rs, -(SP)

	~~!pronadji~~ kraj dst		// pronađi kraj dst
	LD Rd, (BP)2		LD Rd, (BP)2
	LD Rl, #MAX_VAL		LD Rl, #MAX_VAL
	LOCC Rl, Rd, '\0' //LOCC len, adr, char		LOCC Rl, Rd, '\0' // LOCC len, adr, char
	SUB Rd, Rd, #1		SUB Rd, Rd, #1

	~~!pronadji~~ kraj src (radi brojanja karaktera)		// pronađi kraj src (radi brojanja karaktera)
	LD Rs, (BP)3		LD Rs, (BP)3
	LD Rl, #MAX_VAL		LD Rl, #MAX_VAL
	LOCC Rl, Rs, '\0' //LOCC len, adr, char		LOCC Rl, Rs, '\0' // LOCC len, adr, char
	LD Rres, (BP)3		LD Rres, (BP)3
	SUB Rl, Rs, Rres		SUB Rl, Rs, Rres
Ред 67:		Ред 67:
	LD Rs, BP(3)		LD Rs, BP(3)

	!kopiranje niza		// kopiranje niza
	MOVC Rl, Rs, Rres, Rd, '\0' //MOVC srcLEN, srcADR, dstLEN, dstADR, fill		MOVC Rl, Rs, Rres, Rd, '\0' // MOVC srcLEN, srcADR, dstLEN, dstADR, fill
	LD Rres, (BP)2		LD Rres, (BP)2

	!restauracija registara		// restauracija registara
	LD Rs, (SP)+		LD Rs, (SP)+
	LD Rl, (SP)+		LD Rl, (SP)+
Ред 78:		Ред 78:
	RTS		RTS

	...</syntaxhighlight>		...
			</syntaxhighlight>

	== 4. задатак ==		== 4. задатак ==

Akili: /* Решење */

2022-06-15T08:14:17Z

Решење

← Старија измена		Верзија на датум 15. јун 2022. у 10:14
Ред 55:		Ред 55:
	LD Rd, (BP)2		LD Rd, (BP)2
	LD Rl, #MAX_VAL		LD Rl, #MAX_VAL
	LOCC Rl, Rd, '\0'		LOCC Rl, Rd, '\0' //LOCC len, adr, char
	SUB Rd, Rd, #1		SUB Rd, Rd, #1

Ред 61:		Ред 61:
	LD Rs, (BP)3		LD Rs, (BP)3
	LD Rl, #MAX_VAL		LD Rl, #MAX_VAL
	LOCC Rl, Rs, '\0'		LOCC Rl, Rs, '\0' //LOCC len, adr, char
	LD Rres, (BP)3		LD Rres, (BP)3
	SUB Rl, Rs, Rres		SUB Rl, Rs, Rres
Ред 68:		Ред 68:

	!kopiranje niza		!kopiranje niza
	~~MOVEC~~ Rl, Rs, Rres, Rd, '\0'		MOVC Rl, Rs, Rres, Rd, '\0' //MOVC srcLEN, srcADR, dstLEN, dstADR, fill
	LD Rres, (BP)2		LD Rres, (BP)2

Akili: формат

2022-06-14T22:27:51Z

формат

← Старија измена		Верзија на датум 15. јун 2022. у 00:27
Ред 35:		Ред 35:


	=== Решење ===<syntaxhighlight lang="asm">		=== Решење ===
			<syntaxhighlight lang="asm">
	! stek raste nanize, SP pokazuje na poslednju zauzetu		! stek raste nanize, SP pokazuje na poslednju zauzetu
	! rezultat se vraca kroz Rres		! rezultat se vraca kroz Rres

Akili: Решење 3. задатка

2022-06-14T22:27:35Z

Решење 3. задатка

@@ Ред 33: / Ред 33: @@
 <syntaxhighlight lang="c"> char *strcat (char *dest, const char *src);</syntaxhighlight>
 Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code>  довољне величине да се у њега може сместити резултујући низ, као и да нема преклапања између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.
 == 4. задатак ==

Fedja: truce luka 🤝

2021-07-08T10:14:39Z

truce luka 🤝

← Старија измена		Верзија на датум 8. јул 2021. у 12:14
Ред 30:		Ред 30:
	== 3. задатак ==		== 3. задатак ==
	=== Поставка ===		=== Поставка ===
	~~Hаписати~~ оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>~~srс~~</code> на крај низа <code>dest</code>:		Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој C функцији која надовезује низ <code>src</code> на крај низа <code>dest</code>:
	<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>		<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>
	Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема преклапања између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.		Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема преклапања између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.
Ред 36:		Ред 36:
	== 4. задатак ==		== 4. задатак ==
	=== Поставка ===		=== Поставка ===
	У рачунарском систему се налази једноадресни процесор, меморија и периферије PER0, и PER1. Периферији PER0 је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање jе на нивоу 16 битних ~~речн~~. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''int''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија PER0 и DMA0 контролера су:		У рачунарском систему се налази једноадресни процесор, меморија и периферије PER0, и PER1. Периферији PER0 је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''int''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија PER0 и DMA0 контролера су:

	{\|		{\|
Ред 58:		Ред 58:
	Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију		Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију
	<syntaxhighlight lang="c">void sort (int* arrAddr, int length)</syntaxhighlight>		<syntaxhighlight lang="c">void sort (int* arrAddr, int length)</syntaxhighlight>
	Где је <code>~~arraddr~~</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>arrAddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

	Примање елемента са периферије PER0 реализовати коришћењем DMA0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са PER1 и евентуално слање сортираног низа на PER1 реализовати ~~коришћенем~~ механизма прекида.		Примање елемента са периферије PER0 реализовати коришћењем DMA0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са PER1 и евентуално слање сортираног низа на PER1 реализовати коришћењем механизма прекида.

	Сматрати да су доступни регистри XR, BP и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно адресирање са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно.		Сматрати да су доступни регистри XR, BP и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно адресирање са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно.

KockaAdmiralac: Merge

2021-07-08T10:11:00Z

Merge

KockaAdmiralac: Ispravke

2021-07-08T10:05:04Z

Ispravke

Fedja: svi typoi

2021-07-08T10:03:59Z

svi typoi

← Старија измена		Верзија на датум 8. јул 2021. у 12:03
Ред 30:		Ред 30:
	== 3. задатак ==		== 3. задатак ==
	=== Поставка ===		=== Поставка ===
	~~Hаписати~~ оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:		Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:
	<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>		<syntaxhighlight lang="c">char strcat(char dest, const char *src);</syntaxhighlight>
	Функција као резултат враћа показивач на резултујући низ <code> dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема ~~преклапана~~ између <code>srс</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (~~rеg~~), док други може бити или у регистру или дат ~~непоcредно~~ (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На ~~располагану~~ стоји 8 регистара ~~отпте~~ намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној ~~jединици~~. На располагању стоје и сложене инструкције.		Функција као резултат враћа показивач на резултујући низ <code> dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема преклапања између <code>srс</code> и <code>dest</code>. На располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), а другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.

	== 4. задатак ==		== 4. задатак ==
	=== Поставка ===		=== Поставка ===
	У ~~рачунврском~~ систему се налази једноадресни процесор, меморија и периферије РER0, и PER1. Периферији РER0 је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање jе на нивоу 16 битних ~~речн~~. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''іnt''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија РERO и DMA0 контролера су:		У рачунарском систему се налази једноадресни процесор, меморија и периферије РER0, и PER1. Периферији РER0 је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''іnt''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија РERO и DMA0 контролера су:

	{\|		{\|
Ред 50:		Ред 50:
	\|}		\|}

	У управљачким регистрима бит 0 је ''Start'' којим се ~~дозволава~~ почетак операције, бит 1 ~~одређyjy~~ тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''суcle stealing'')). Битови од 4 до 7 управљачког регистра DMА0 контролера ~~сaдрже~~ вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност ~~контродера~~ периферије.		У управљачким регистрима бит 0 је ''Start'' којим се дозвољава почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''суcle stealing'')). Битови од 4 до 7 управљачког регистра DMА0 контролера садрже вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.

	~~Haписати~~ главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.		Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.

	Са периферија PER0 и РER1 упоредо се шаљу елементи низа. Низ се смешта у меморију почев од адресе 1000h н има 100h ~~слемената~~. Периферија РER0 шаље елементе које треба смештати на места у низу са парним индексом, а елементе са РER1 треба смештати на места са непарним индексом.		Са периферија PER0 и РER1 упоредо се шаљу елементи низа. Низ се смешта у меморију почев од адресе 1000h и има 100h елемената. Периферија РER0 шаље елементе које треба смештати на места у низу са парним индексом, а елементе са РER1 треба смештати на места са непарним индексом.

	Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију		Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију
Ред 60:		Ред 60:
	Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

	Примане елемента са периферије PER0 реализовати ~~коришћенем~~ DMА0 контролера у блоковском режиму рада, a евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са РER1 и евентуално слање сортираног низа на PER1 ~~pеализовати коришћенем~~ механизма прекида.		Примане елемента са периферије PER0 реализовати коришћењем DMА0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са РER1 и евентуално слање сортираног низа на PER1 реализовати коришћењем механизма прекида.

	Сматрати да су доступни регистри XR, ВР и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно ~~адресираье~~ са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне ~~промењиве~~, ~~вeћ cамо~~ параметре потпрограма и ~~локане промењеве~~. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре ~~oпште~~ намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, a SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове ~~назнве~~ треба писати описно и семантички исправно.		Сматрати да су доступни регистри XR, ВР и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно адресирање са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно.

	[[Категорија:Архитектура рачунара]]		[[Категорија:Архитектура рачунара]]
	[[Категорија:Рокови]]		[[Категорија:Рокови]]

Fedja: 1enght?

2021-07-08T09:56:54Z

1enght?

← Старија измена		Верзија на датум 8. јул 2021. у 11:56
Ред 57:		Ред 57:

	Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију		Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију
	<syntaxhighlight lang="c">void sort (int* arrAddr, int ~~1ength~~)</syntaxhighlight>		<syntaxhighlight lang="c">void sort (int* arrAddr, int length)</syntaxhighlight>
	Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

Fedja: 🐜

2021-07-08T09:56:24Z

🐜

← Старија измена		Верзија на датум 8. јул 2021. у 11:56
Ред 57:		Ред 57:

	Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију		Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију
	<syntaxhighlight lang="c">void sort (~~ant~~* arrAddr, int 1ength)</syntaxhighlight>		<syntaxhighlight lang="c">void sort (int* arrAddr, int 1ength)</syntaxhighlight>
	Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>аrraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

← Старија измена		Верзија на датум 8. јул 2021. у 12:11
Ред 32:		Ред 32:
	Hаписати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:		Hаписати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:
	<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>		<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>
	Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема ~~преклапана~~ између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На ~~располагану~~ стоји 8 регистара ~~отпте~~ намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.		Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема преклапања између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.

	== 4. задатак ==		== 4. задатак ==
Ред 50:		Ред 50:
	\|}		\|}

	У управљачким регистрима бит 0 је ''Start'' којим се ~~дозволава~~ почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''cycle stealing'')). Битови од 4 до 7 управљачког регистра DMA0 контролера садрже вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.		У управљачким регистрима бит 0 је ''Start'' којим се дозвољава почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''cycle stealing'')). Битови од 4 до 7 управљачког регистра DMA0 контролера садрже вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.

	Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.		Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.
Ред 60:		Ред 60:
	Где је <code>arraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>arraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

	Примање елемента са периферије PER0 реализовати ~~коришћенем~~ DMA0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са PER1 и евентуално слање сортираног низа на PER1 реализовати коришћенем механизма прекида.		Примање елемента са периферије PER0 реализовати коришћењем DMA0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са PER1 и евентуално слање сортираног низа на PER1 реализовати коришћенем механизма прекида.

	Сматрати да су доступни регистри XR, BP и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно ~~адресираье~~ са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове ~~назнве~~ треба писати описно и семантички исправно.		Сматрати да су доступни регистри XR, BP и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно адресирање са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно.

	[[Категорија:Архитектура рачунара]]		[[Категорија:Архитектура рачунара]]
	[[Категорија:Рокови]]		[[Категорија:Рокови]]

← Старија измена		Верзија на датум 8. јул 2021. у 12:05
Ред 30:		Ред 30:
	== 3. задатак ==		== 3. задатак ==
	=== Поставка ===		=== Поставка ===
	~~Написати~~ оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:		Hаписати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која надовезује низ <code>srс</code> на крај низа <code>dest</code>:
	<syntaxhighlight lang="c">char strcat(char dest, const char *src);</syntaxhighlight>		<syntaxhighlight lang="c"> char strcat (char dest, const char *src);</syntaxhighlight>
	Функција као резултат враћа показивач на резултујући низ <code> dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема ~~преклапања~~ између <code>~~srс~~</code> и <code>dest</code>. На располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), а другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На ~~располагању~~ стоји 8 регистара ~~опште~~ намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.		Функција као резултат враћа показивач на резултујући низ <code>dest</code> . Претпоставити да је низ <code>dest</code> довољне величине да се у њега може сместити резултујући низ, као и да нема преклапана између <code>src</code> и <code>dest</code>. Ha располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је ОС код операције, одредишни операнд и морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. На располагану стоји 8 регистара отпте намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције.

	== 4. задатак ==		== 4. задатак ==
	=== Поставка ===		=== Поставка ===
	У рачунарском систему се налази једноадресни процесор, меморија и периферије ~~РER0~~, и PER1. Периферији ~~РER0~~ је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних ~~речи~~. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''~~іnt~~''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија ~~РERO~~ и DMA0 контролера су:		У рачунарском систему се налази једноадресни процесор, меморија и периферије PER0, и PER1. Периферији PER0 је придружен DMA0 контролер. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање jе на нивоу 16 битних речн. Сви подаци и адресе су ширине 16 бита. Узети да је тип података '''int''' дужине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су преклопљени. Адресе релевантних регистара периферија PER0 и DMA0 контролера су:

	{\|		{\|
Ред 50:		Ред 50:
	\|}		\|}

	У управљачким регистрима бит 0 је ''Start'' којим се ~~дозвољава~~ почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''~~суcle~~ stealing'')). Битови од 4 до 7 управљачког регистра ~~DMА0~~ контролера садрже вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.		У управљачким регистрима бит 0 је ''Start'' којим се дозволава почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0-излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид. Бит 3 управљачког регистра контролера DMA0 се задаје режим рада (0-блоковски (''burst''), 1-циклус по циклус (''cycle stealing'')). Битови од 4 до 7 управљачког регистра DMA0 контролера садрже вредност за колико се увећава адресни регистар након сваког пренетог податка. У статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.

	Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.		Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.

	Са периферија PER0 и ~~РER1~~ упоредо се шаљу елементи низа. Низ се смешта у меморију почев од адресе 1000h и има 100h елемената. Периферија ~~РER0~~ шаље елементе које треба смештати на места у низу са парним индексом, а елементе са ~~РER1~~ треба смештати на места са непарним индексом.		Са периферија PER0 и PER1 упоредо се шаљу елементи низа. Низ се смешта у меморију почев од адресе 1000h и има 100h елемената. Периферија PER0 шаље елементе које треба смештати на места у низу са парним индексом, а елементе са PER1 треба смештати на места са непарним индексом.

	Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију		Након пријема низа, периферији која је прва завршила слање шаље се комплетан неопадајуће сортирани низ. За сортирање низа потребно је имплементирати и на одговарајућем месту у програму позвати функцију
	<syntaxhighlight lang="c">void sort (int* arrAddr, int length)</syntaxhighlight>		<syntaxhighlight lang="c">void sort (int* arrAddr, int length)</syntaxhighlight>
	Где је <code>~~аrraddr~~</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.		Где је <code>arraddr</code> адреса низа, а <code>length</code> дужина низа. Не треба водити рачуна који алгоритам се користи за сортирање.

	~~Примане~~ елемента са периферије PER0 реализовати ~~коришћењем DMА0~~ контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са ~~РER1~~ и евентуално слање сортираног низа на PER1 реализовати ~~коришћењем~~ механизма прекида.		Примање елемента са периферије PER0 реализовати коришћенем DMA0 контролера у блоковском режиму рада, а евентуално слање сортираног низа коришћењем DMA0 контролера у режиму циклус по циклус. Примање елемената са PER1 и евентуално слање сортираног низа на PER1 реализовати коришћенем механизма прекида.

	Сматрати да су доступни регистри XR, ВР и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно ~~адресирање~~ са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове ~~називе~~ треба писати описно и семантички исправно.		Сматрати да су доступни регистри XR, BP и SP приликом писања потпрограма, као и да је дозвољено регистарско индиректно адресираье са регистром XR. Обратити пажњу да потпрограм не сме да користи глобалне променљиве, већ само параметре потпрограма и локалне променљиве. Позивалац потпрограма је дужан да уклони параметре са стека. Процесор не поседује регистре опште намене, као ни регистар IMR. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове назнве треба писати описно и семантички исправно.

	[[Категорија:Архитектура рачунара]]		[[Категорија:Архитектура рачунара]]
	[[Категорија:Рокови]]		[[Категорија:Рокови]]