АОР1/Септембар 2022 - Историја измена

KockaAdmiralac: Formatiranje; Aleksa kaže da je ovo rešenje dobilo maks poena tako da više nije delimično rešeno valjda

2023-02-09T10:35:45Z

Formatiranje; Aleksa kaže da je ovo rešenje dobilo maks poena tako da više nije delimično rešeno valjda

← Старија измена		Верзија на датум 9. фебруар 2023. у 12:35
Ред 1:		Ред 1:
	{{tocright}}		{{tocright}}
			'''Испит у септембарском року 2022. године''' одржан је 16. септембра.

	== 1. задатак ==		== 1. задатак ==
	~~{{делимично решено}}~~
	=== Поставка ===		=== Поставка ===
	'''[15п]''' Посматра се процесор организације са проточном обрадом дат на слици 1. Свака фаза извршавања инструкције траје једну периоду сигнала такта укључујући и фазу 2 у којој се чита из регистарског фајла (''Registers'') и фазу 5 у којој се уписује у регистарски фајл (''Registers'').		'''[15п]''' Посматра се процесор организације са проточном обрадом дат на слици 1. Свака фаза извршавања инструкције траје једну периоду сигнала такта укључујући и фазу 2 у којој се чита из регистарског фајла (''Registers'') и фазу 5 у којој се уписује у регистарски фајл (''Registers'').
Ред 47:		Ред 47:
	Изглед дела меморије почев од адресе 100h је приказан на слици 2. Из меморије се чита и у њу уписује 32-битне реч по реч. Почетна адреса програма је 1000h, а почетна вредност регистра R1 је 100h. Свака инструкција заузима тачно једну адресу, адресирање је на нивоу 32-битне речи.		Изглед дела меморије почев од адресе 100h је приказан на слици 2. Из меморије се чита и у њу уписује 32-битне реч по реч. Почетна адреса програма је 1000h, а почетна вредност регистра R1 је 100h. Свака инструкција заузима тачно једну адресу, адресирање је на нивоу 32-битне речи.

	~~<center>~~		{\| class="wikitable" style="margin: 0 auto;"
	{\| class="wikitable"		\|+ style="caption-side: bottom;" \| Слика 2. Изглед дела меморије
	\|+ style="caption-side:bottom;"\|Слика 2. Изглед дела меморије		! Адреса
	~~\| '''~~Адреса~~''' \|~~\| 100 \|\| 101 \|\| 102 \|\| 103 \|\| 104 \|\| 105 \|\| 106 \|\| 107 \|\| 108 \|\| 109 \|\| 10A \|\| 10B		\| 100 \|\| 101 \|\| 102 \|\| 103 \|\| 104 \|\| 105 \|\| 106 \|\| 107 \|\| 108 \|\| 109 \|\| 10A \|\| 10B
	\|-		\|-
	~~\| '''~~Садржај~~''' \|~~\| 0 \|\| 5 \|\| 0 \|\| 1 \|\| 0 \|\| 6 \|\| 0 \|\| 2 \|\| 2 \|\| 0 \|\| 1 \|\| 9		! Садржај
			\| 0 \|\| 5 \|\| 0 \|\| 1 \|\| 0 \|\| 6 \|\| 0 \|\| 2 \|\| 2 \|\| 0 \|\| 1 \|\| 9
	\|}		\|}
	~~</center>~~

	<div class="abc-list">		<div class="abc-list">
Ред 62:		Ред 62:
	</div>		</div>

	~~<center>~~		{\| class="wikitable" style="margin: 0 auto;"
	{\| class="wikitable"		\|+ style="caption-side: bottom;" \| Слика 3. Изглед кеш меморије за предикцију.
	\|+ style="caption-side:bottom;"\|Слика 3. Изглед кеш меморије за предикцију.
	! улаз !! PC \|\| Next PC \|\| Предикција		! улаз !! PC \|\| Next PC \|\| Предикција
	\|-		\|-
Ред 75:		Ред 74:
	\| 3 \|\| 100B \|\| 1002 \|\| 10		\| 3 \|\| 100B \|\| 1002 \|\| 10
	\|}		\|}
	~~</center>~~

	=== Решење ===		=== Решење ===
	==== Решење а ====		==== Решење а ====
	{\| class="wikitable"		{\| class="wikitable"
	! Инструкција !! 1 !! 2 !! 3 !! 4 !! 5 !! 6 !! 7 !! 8 !! 9 !! 10 !! 11 !! 12 !! 13 !! 14 !! 15 !! 16 !! 17 !! 18 !! 19 !! 20 !! 21		! Инструкција !! 1 !! 2 !! 3 !! 4 !! 5 !! 6 !! 7 !! 8 !! 9 !! 10 !! 11 !! 12 !! 13 !! 14 !! 15 !! 16 !! 17 !! 18 !! 19 !! 20 !! 21
	\|-		\|-
	\| ADDI R1, R1, #1 \|\| IF \|\| ID \|\| EX \|\| MEM \|\| WB		\| ADDI R1, R1, #1 \|\| IF \|\| ID \|\| EX \|\| MEM \|\| WB
Ред 127:		Ред 125:
	* R4 = 1, 1, 1		* R4 = 1, 1, 1

	~~<center>~~		{\| class="wikitable" style="margin: 0 auto;"
	{\| class="wikitable"		\|+ style="caption-side: bottom;" \| Измењена меморија
	\|+ style="caption-side:bottom;"\|Измењена меморија
	\| '''Адреса''' \|\| 100 \|\| 101 \|\| 102 \|\| 103 \|\| 104 \|\| 105 \|\| 106 \|\| 107 \|\| 108 \|\| 109 \|\| 10A \|\| 10B		\| '''Адреса''' \|\| 100 \|\| 101 \|\| 102 \|\| 103 \|\| 104 \|\| 105 \|\| 106 \|\| 107 \|\| 108 \|\| 109 \|\| 10A \|\| 10B
	\|-		\|-
	\| '''Садржај''' \|\| 0 \|\| 5 \|\| <span style="color:red">1</span> \|\| <span style="color:red">0</span> \|\| 0 \|\| 6 \|\| 0 \|\| 2 \|\| 2 \|\| 0 \|\| 1 \|\| 9		\| '''Садржај''' \|\| 0 \|\| 5 \|\| <span style="color: red;">1</span> \|\| <span style="color: red;">0</span> \|\| 0 \|\| 6 \|\| 0 \|\| 2 \|\| 2 \|\| 0 \|\| 1 \|\| 9
	\|}		\|}
	~~</center>~~

	==== Решење б ====		==== Решење б ====
Ред 173:		Ред 169:

	==== Решење ц ====		==== Решење ц ====
	~~<center>~~		{\| class="wikitable" style="margin: 0 auto;"
	{\| class="wikitable"		\|+ style="caption-side: bottom;" \| Изглед кеш меморије за предикцију након извршавања 13 инструкција.
	\|+ style="caption-side:bottom;"\|Изглед кеш меморије за предикцију након извршавања 13 инструкција.
	! улаз !! PC \|\| Next PC \|\| Предикција		! улаз !! PC \|\| Next PC \|\| Предикција
	\|-		\|-
Ред 186:		Ред 181:
	\| 3 \|\| 100B \|\| 1002, 1002 \|\| 10, 11		\| 3 \|\| 100B \|\| 1002, 1002 \|\| 10, 11
	\|}		\|}
	~~</center>~~

	[[Категорија:АОР1]]		[[Категорија:АОР1]]
	[[Категорија:Рокови]]		[[Категорија:Рокови]]

Fedja: syntax highlight blok vise ne razbija abc-list

2022-09-16T11:04:41Z

syntax highlight blok vise ne razbija abc-list

← Старија измена		Верзија на датум 16. септембар 2022. у 13:04
Ред 7:		Ред 7:

	<div class="abc-list">		<div class="abc-list">
	# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција:		# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција: <syntaxhighlight lang="asm">
	<syntaxhighlight lang="asm">
	add R1, R2, R3 ;R1=R2+R3		add R1, R2, R3 ;R1=R2+R3
	beqz R1, 50 ;if(R1==0) goto PC+50		beqz R1, 50 ;if(R1==0) goto PC+50
	</syntaxhighlight>		</syntaxhighlight>
	# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција:		# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција: <syntaxhighlight lang="asm">
	<syntaxhighlight lang="asm">
	lw R1, 0(R2) ;R1=MEM[R2+0]		lw R1, 0(R2) ;R1=MEM[R2+0]
	beqz R1, 50 ;if(R1==0) goto PC+50		beqz R1, 50 ;if(R1==0) goto PC+50

Fedja: delimicno resen

2022-09-16T10:27:51Z

delimicno resen

← Старија измена		Верзија на датум 16. септембар 2022. у 12:27
Ред 1:		Ред 1:
	{{tocright}}		{{tocright}}
	~~{{нерешено}}~~

	== 1. задатак ==		== 1. задатак ==

Fedja: dodato resenje

2022-09-16T10:23:48Z

dodato resenje

Прикажи измене

Fedja: +septembar 2022

2022-09-15T22:29:38Z

+septembar 2022

Нова страница

{{tocright}}
{{нерешено}}

== 1. задатак ==
=== Поставка ===
'''[15п]''' Посматра се процесор организације са проточном обрадом дат на слици 1. Свака фаза извршавања инструкције траје једну периоду сигнала такта укључујући и фазу 2 у којој се чита из регистарског фајла (''Registers'') и фазу 5 у којој се уписује у регистарски фајл (''Registers'').

<div class="abc-list">
# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција:
<syntaxhighlight lang="asm">
add R1, R2, R3 ;R1=R2+R3
beqz R1, 50 ;if(R1==0) goto PC+50
</syntaxhighlight>
# '''[5п]''' Објаснити за процесор са слике 1 шта треба хардверски урадити да би се или комплетно елиминисала или свела на минимум потреба заустављања инструкције '''beqz''' у проточној обради. Ако је неизбежно заустављање проточне обраде, објаснити због чега је то потребно урадити и за колико тактова треба зауставити проточну обраду. Секвенца инструкција:
<syntaxhighlight lang="asm">
lw R1, 0(R2) ;R1=MEM[R2+0]
beqz R1, 50 ;if(R1==0) goto PC+50
</syntaxhighlight>
# '''[5п]''' Дати процесор треба да подржи и инструкцију условног премештања <syntaxhighlight inline lang="asm">MOVZ RD, RS, RT</syntaxhighlight> (<syntaxhighlight inline lang="c">if (RS==0) RD=RT</syntaxhighlight>). Шта је потребно изменити у процесору са слике 1 (нацртати и објаснити) тако да се и ова инструкција извршава у 5 фаза као и остале инструкције. Шта је потребно изменити у хардверу за прослеђивање (тачка б) да би се прослеђивање исправно обављало.
</div>

== 2. задатак ==
=== Поставка ===
'''[15п]''' Посматра се систем са стандардном проточном обрадом са слике 1 код кога постоји хардвер за прослеђивање, а у случају када се у ID фази детектује да се ради о инструкцији скока проточна обрада се зауставља све док се не одреди да ли је услов скока испуњен и док се не срачуна адреса скока. У случају да услов скока није испуњен наставља се извршавање започете инструкције. Извршава се следећи програмски сегмент:
<syntaxhighlight lang="asm">
ADDI R1, R1, #1 ;R1=R1+1
LW R2, (R1)0 ;R2=MEM[R1+0]
loop: ADDI R1, R1, #1 ;R1=R1+1
LW R3, (R1)0 ;R3=MEM[R1+0]
LW R4, (R1)1 ;R4=MEM[R1+1]
SUB R4, R4, R3 ;R4=R4-R3
BEQZ R4, back ;if(R4 == 0) goto back
LW R4, (R1)1 ;R4=MEM[R1+1]
SW R4, (R1)0 ;MEM[R1+0]=R4
SW R3, (R1)1 ;MEM[R1+1]=R3
back: SUBI R2, R2, #1 ;R2=R2-1
BNEZ R2, loop ;if(R2 != 0) goto loop
ADDI R2, R2, #1 ;R2=R2+1
OR R2, R2, R2 ;R2=R2 | R2
ANDI R1, R1, #1 ;R1=R1 & 1
</syntaxhighlight>
Изглед дела меморије почев од адресе 100h је приказан на слици 2. Из меморије се чита и у њу уписује 32-битне реч по реч. Почетна адреса програма је 1000h, а почетна вредност регистра R1 је 100h. Свака инструкција заузима тачно једну адресу, адресирање је на нивоу 32-битне речи.

<center>
{| class="wikitable"
|+ style="caption-side:bottom;"|Слика 2. Изглед дела меморије
| '''Адреса''' || 100 || 101 || 102 || 103 || 104 || 105 || 106 || 107 || 108 || 109 || 10A || 10B
|-
| '''Садржај''' || 0 || 5 || 0 || 1 || 0 || 6 || 0 || 2 || 2 || 0 || 1 || 9
|}
</center>

<div class="abc-list">
# Приказати табеларно шта се дешава у којој фази за првих 13 инструкција датог програма које се изврше.
# Приказати табеларно шта се дешава у којој фази за првих 13 инструкција датог програма које се изврше у случају да постоји кеш за предикцију скока са 4 асоцијативних улаза и 2 бита за предикцију скока по улазу. Предикција 11 означава јаку предикцију да ће бити скока, 10 слабу предикцију да ће бити скока, 00 означава јаку предикцију да неће бити скока, а 01 слабу предикцију да неће бити скока. Кеш за предикцију скока дозвољава и читање и упис у истом такту. Изглед кеш меморије за предикцију пре извршавања датог програмског сегмента приказан је на слици 3.
# Дати табеларно приказ кеш меморије за предикцију 13 инструкција датог програма и скицирати шему за предвиђање која је коришћена у тачки '''b)'''.
</div>

<center>
{| class="wikitable"
|+ style="caption-side:bottom;"|Слика 3. Изглед кеш меморије за предикцију.
! улаз !! PC || Next PC || Предикција
|-
| 0 || 100F || 100A || 11
|-
| 1 || 1006 || 100A || 10
|-
| 2 || 1014 || 1002 || 11
|-
| 3 || 100B || 1002 || 10
|}
</center>

[[Категорија:АОР1]]
[[Категорија:Рокови]]