SI Wiki - Кориснички доприноси [sr]

Базе података 2/К2 Октобар-1 2025

2025-10-17T22:35:59Z

Visnjicaleksa:

{{нерешено}}
'''Други колоквијум у року Октобар-1 2025. године''' одржан је 12. октобра. Трајао је 60 минута и била је доступна литература са предавања.

== Поставка ==
За део базе података који обухвата четири табеле одредити најбољи план извршавања и проценити цену за дати упит. За сваку операцију из плана навести како се израчунава и по којој цени.
Odeljenje (IDOde, Opis)
Zaposleni (IDZap, Ime, IDOde)
Projekat (IDPro, Naziv)
Radi (IDZar,IDPro, Procenat)
Упит:
<syntaxhighlight lang="sql">
SELECT R.Procenat, R.IDPro, Z.Ime
FROM Radi R, Zaposleni Z
WHERE Z.IDZap = R.IDZap AND Z.Ime = 'Petar' AND R.IDPro = 5001
ORDER BY R.Procenat
</syntaxhighlight>

При томе је познато да:
* табела <code>Zaposleni</code> има 10000 редова, табела <code>Radi</code> 20000 редова,
* у табелама <code>Zaposleni</code> и <code>Radi</code> има по 40 редова по страници,
* бафер је величине 30 страница,
* табела <code>Projekat</code> има 50 редова,
* за атрибут <code>Ime</code> постоји 2000 различитих вредности,
* домен атрибута <code>Procenat</code> се састоји од целобројних вредности у опсегу од 1 до 100,
* у табели <code>Zaposleni</code> постоји ''unclustered B+ index'' од 2 нивоа по атрибуту <code>Ime</code>, и
* у табели <code>Radi</code> постоји ''unclustered B+ index'' од 2 нивоа по атрибуту <code>IDZap</code>, и ''clustered B+ index'' од 2 нивоа по пару атрибута <code>(IDPro,IDZap)</code>

Индекси се не чувају у меморији.

== Решење ==

[[Категорија:Базе података 2]]
[[Категорија:Рокови]]

АОР2/Фебруар 2024

2024-02-11T15:29:26Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref name="greska">Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па је узета претпоставка да је то R15.</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне РИСЦ архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2 Фебруар 2024

2024-02-11T15:22:09Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref name="greska">Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па је узета претпоставка да је то R15.</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

<greska />
[[Категорија:Рокови]]
[[Категорија:АОР2]]

АОР2 Фебруар 2024

2024-02-11T15:19:10Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref name="greska">Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па је узета претпоставка да је то R15.</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

<greska />
[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2 Фебруар 2024

2024-02-11T15:18:15Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref name="greska">Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па сам узео претпоставку да је то R15.</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

<greska />
[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2 Фебруар 2024

2024-02-11T15:17:23Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref name="greska">1</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па сам узео претпоставку да је то R15.

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

<greska />
[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2 Фебруар 2024

2024-02-11T15:15:28Z

Visnjicaleksa:

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref>name="greska">1</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па сам узео претпоставку да је то R15.

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

<greska />
[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2 Фебруар 2024

2024-02-11T15:09:24Z

Visnjicaleksa: Нова страница: {{tocright}} {{нерешено}}<!-- Ово ставити уколико НИЈЕДАН задатак није решен, док уколико само неки задаци нису решени на првом месту у њиховој секцији поставити {{делимично решено}}. Уколико се користи било који од ова два шаблона, ОБАВЕЗНО проверити да ли постоји и…

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref>name="greska">1</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне RISC архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па сам узео претпоставку да је то R15.

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]

АОР2/Фебруар 2024

2024-02-11T15:08:05Z

{{tocright}}
{{нерешено}}

'''1. (5)''' Описати технику оптимизације векторских инструкција која се заснива на дохватању изабраних елемената '''(Scatter-gather)''' приликом приступа подацима. Дати пример инструкција процесора које омогућавају ову технику и пример програма ког кога се јасно види предност коришћења ове технике.
=== Решење ===

'''2. (5)''' Дата је функција која враћа најмањи позитиван елемент низа '''а'''. Елементи низа '''а''' су означени реални бројеви дужине 64 бита. Уколико у низу а не постоји ниједан позитиван број, резултат функције треба да буде 0. Потребно је преправити код функције тако да има исти резултат извршавања коришћењем векторских инструкција које су дате у прилогу испита.

'''double''' minPositive('''double[]''' a, '''unsigned int''' length)
'''{'''
'''if'''(length==0)
'''return''' 0;
'''double''' min = a[0];
'''for'''('''int''' i=0; i<length; i++)
'''if'''(a[i]>0 && a[i]<min)
min = a[i];
'''if'''(min<0)
'''return''' 0;
'''}'''

=== Решење ===

'''3. (5)''' Код процесора који користе предвиђање скока и спекулативно извршавање могу се јавити одређене ранјивости хардверског система. Описати како изгледа напад типа ''Meltdown'' који користи технику Изваци и учитај (''Flush and Reload'') и у којој случајевима се овај напад може применити.

=== Решење ===

'''4.(5)''' Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са проточном обрадом (слика 4.1). У процесор са стандардном проточном обрадом је додата као други степен јединица PD (''Instruction PreDecode'') који обавља трансформацију инструкција задате архитектуре у инструкције RISC архитектуре. Сматрати да приступ меморији траје два сигнала такта. Архитектура процесора дефинише 16 регистара опште намене. Адресе и величине су 16 бита.

<gallery>
AOR2 organizacija PreDecode.svg|Слика 4.1 - организација процесора
</gallery>

а) Написати секвенцу инструкција (микроинструкција) циљне RISC архитектуре у коју се обавља пресликавање за део инструкцијског сета из табеле 4.1. извршна CISC архитектуре. Уколико је потребно проширити број регистара опште намене у регистарском фајлу онда треба за сваки додат регистар написати чему служи. Регистар R13 представља указивач на врх стека (SP) и показује на последњу слободну локацију. Стек расте према вишим адресама. Регистар R14 представља указивач на базну адресу стека (BP), регистар R15<ref>ref name="greska">1</ref> представља статусни регистар PSW. Регистар R0 се користи као акумулатор. У табели 4.1 акције нису оптимизовано написане, већ описно.

{| class="wikitable"
|+ Тебла 4.1. - део инструкцијског сета процесора
|-
!Асемблерска инструкција !! Акција !! Микро инструкције
|-
| SHL Rx || Rx15..0 = Rx14..0.0 ||
|-
| LEAVE || SP=BP 
POP BP 
POP PC||
|-
| RTI || PSW=MEM[SP--] 
PC=MEM[SP--] ||
|-
| SWP(Rx) || MEM[Rx] <big>↔</big> ACC ||
|-
| INS entry || PUSH PC 
PUSH PSW 
PC=MEM[IVTP+entry] ||
|-
| SUB (adr) || ACC=ACC-MEM[MEM[adr]] ||
|}

б) Нацртати формат инструкција циљне РИСЦ архитектуре (на основу инструкција из табеле 4.1)
=== Решење ===

Напомена: У поставци задатка је била грешка, речено је било да регистар R13 представља PSW, па сам узео претпоставку да је то R15.

==== Подсетник ====
У подсетнику је била дата документација за следеће инструкције:

_mm256_loadu_pd 
_mm256_storeu_pd 
_mm256_max_pd 
_mm256_min_pd 
_mm256_setzero_pd 
_mm256_add_pd 

Документација за ове инструкције може се наћи са званичног Интеловог [https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#ig_expand=6633,4687,2629,5149,4124,2629,491,823,337,823&techs=MMX,SSE_ALL,SVML&avxnewtechs=AVX,FMA,AVX2 сајта] и овде неће бити поновљена.

[[Категорија:Рокови]]
[[Категорија:АОР2 Фебруар 2024]]