SI Wiki - Кориснички доприноси [sr]

ОРТ2/К3 Фебруар 2022

2022-02-14T21:57:05Z

Mmand1c: Нова страница: == Поставка == Посматра се део рачунара који чине меморија и процесор. Меморија је капацитета…

== Поставка ==
Посматра се део рачунара који чине меморија и процесор. Меморија је капацитета 217 бајтова. Ширина меморијске речи је 2 бајта. Процесор је са једноадресним форматом инструкција. Подаци су дужине 32 бита и заузимају по две суседне меморијске локације, при чему се виших 16 бита налази на нижој а нижих 16 бита на вишој адреси.

У процесору постоји регистар програмског бројача PC дужине 2 бајта, адресни регисгар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MDR дужине 2 бајта, прихватни регисгар инструкције IR дужине 6 бајта, акумулатор А дужине 4 бајта, прихватни регистар податка B дужине 4 бајта, регистри опште намене R0 до R31 дужине 4 бајта, програмска статусна реч PSW дужине 2 бајта. Инструкције су дужине 2, 4 или 6 бајта.

Битови 15, 14, 13, 12, 11, 10 и 9 прва два бајта инструкције су 0000 000 за све инструкције скока. Код инструкција условног скока бит 8 прва два бајта инструкције је 0, док код инструкција безусловног скока бит 8 прва два бајта инструкције је 1. Инструкција условног скока је инструкција условног скока уколико је резултат упоређивања једнак (BEQL), а инструкције безусловног скока су инструкција безусловног скока (JMP) и инструкција скока на потпрограм (JSR). Битовима 15 до 8 прва два бајта инструкције специфициран је код операције инструкције BEQL и на основу тога инструкцији BEQL је усвојен код операције 00000000. Битовима 7 до 0 прва два бајта инструкције BEQL дат је померај у другом комплементу који се користи за релативан скок. Дужина инструкције је 2 бајта. Битовима 7 до 0 прва два бајта инструкције специфицира се код операције за инструкције JMP и JSR. На основу тога су за инструкције JMP и JSR усвојени кодови операција 0000000100000000 и 0000000100000001 респективно. Инструкције JMP и JSR се реализују као апсолутни скокови, при чему је адреса дата са друга два бајта инструкције. Дужина инструкција је 4 бајта.

Битови 15, 14, 13 и 12 прва два бајта инструкције су 0001 за све безадресне инструкције. Безадресне инструкције су инструкције стављања садржаја акумулатора на стек (PUSH), пуњења акумулатора садржајем са стека (POP), аритметичког померања акумулатора у лево (ASL) и повратка из потпрограма (RTS). Битовима 11 до 0 прва два бајта инструкције специфицира се код операције за безадресне инструкције. На основу тога су за инструкције PUSH, POP, ASL и RTS усвојени кодови операција 0001000000000000, 0001000000000001, 0001000000000010 и 0001000000000011, респективно. Дужина инструкција је 2 бајта.

Бит 15 прва два бајта инструкције је 1 за адресне инструкције. Адресне инструкције су инструкција преноса у акумулатор (LD), инструкција преноса из акумулатора (ST), аритметичка инструкција сабирања (ADD) и инструкција декрементирања операнда без утицаја на акумулатор (DEC). Битовима 15 до 13 прва два бајта инструкције специфицира се код операције за адресне инструкције. На основу тога су за инструкције LD, ST, ADD и DEC усвојени кодови операција 100, 101, 110 и 111 респективно. Дужина инструкција је 2, 4 или 6 бајта и зависи од специфицираног начина адресирања.

Начини адресирања су специфицирани битовима 12, 11 и 10 прва два бајта инструкције и то на следећи начин: 000-регистарско индиректно адресирање са померајем (regindpom), 001-непосредно адресирање (immed), 010-регистарско директно адресирање (regdir), 011-меморијско индиректно адресирање (memind) и 100-меморијско директно адресирање (memdir).

Код регистарско директног и регистарског индиректног адресирања са померајем, користи се неки од регистара опште намене R0 до R31 специфицираних битовима од 9 до 5 прва два бајта инструкције. Код регистарско директног адресирања битови 4 до 0 прва два бајта инструкције се не користе, док код регистарског индиректног адресирања са померајем битовима 4 до 0 прва два бајта инструкције је задат померај дат у другом комплементу. Дужина инструкција је 2 бајта.

Код непосредног адресирања 32 битни операнд дат је са друга два и трећа два бајта инструкције. Битови 9 до 0 прва два бајта инструкције се не користе. Дужина инструкција је 6 бајта.

Код меморијског директног и меморијског индиректног адресирања 16 битна адреса меморијске локације је дата са друга два бајта инструкције. Битови 9 до 0 прва два бајта инструкције се не користе. Дужина инструкција је 4 бајта.

Процесор не поседује посебан регистар за стек, већ за ту потребу користи регистар опште намене R31 (нижих 16 бита садрже вредност показивача на врх стека). Стек расте према нижим меморијским локацијама, а регистар R31 указује на последњу заузету меморијску локацију. Процесор нема могућност обраде прекида. Грешке у адресирању се проверавају у фази извршавања операције и уколико је дошло до грешке у адресирању прелази се на читање следеће инструкције.

<div class="abc-list">
# Пројектовати део операционе јединице процесора која је потребна да се изврши (FETCH + ADDR + EXEC) инструкција '''DEC (4000h)'''.
# Дати су почетни садржаји регистара и индикатора: PC=1000h, SP=2000h, ACC=FFFF FFFFh, R0=0000h, N=1, Z=0, V=0 и C=0. Индикатори статусне речи на које инструкција не утиче треба да остану непромењени. Извршити 7 сукцесивних наредби и за сваку наредбу одредити следеће: у фази читања инструкције - меморијске адресе са којих је прочитана инструкција, садржај регистра IR, инструкцију која је прочитана и нови садржај регистра PC; у фази одређивања адресе операнда и читања операнда - меморијске адресе са којих је прочитана адреса операнда, меморијске адресе са којих је прочитан операнд, вредност операнда и нови садржај регистара опште намене који су у овој фази промењени; у фази извршавања операције - меморијске адресе којима се у овој фази приступа, садржај акумулатора A и индикатора N, Z, V и C након извршавања инструкције и нови садржај регистара и меморијских локација који су у овој фази промењени. Резултате представити у табелама 1, 2 и 3 формулара.
</div>
{| class="wikitable"
|+ Садржај дела меморије из поставке задатка
! ЛОКАЦИЈА
| 0000 || 0001 || 0002 || 0003 || 0004 || 0005 || 0006 || 0007 || 0008 || 0009
|-
! ВРЕДНОСТ
| 0002 || 0000 || 0000 || 0001 || 1002 || C400 || 0000 || 0000 || 0000 || 0000
|-
! ЛОКАЦИЈА
| 0FF6 || 0FF7 || 0FF8 || 0FF9 || 0FFA || 0FFB || 0FFC || 0FFD || 0FFE || 0FFF
|-
! ВРЕДНОСТ
| C400 || 0000 || 0003 || 1002 || 1000 || 8C00 || 0000 || B000 || 0008 || 1003
|-
! ЛОКАЦИЈА
| 1000 || 1001 || 1002 || 1003 || 1004 || 1005 || 1006 || 1007 || 1008 || 1009
|-
! ВРЕДНОСТ
| 1002 || C400 || 0000 || 0002 || 00F5 || C400 || 0000 || 0001 || 1002 || 1003
|-
! ЛОКАЦИЈА
| 2FF7 || 2FF8 || 2FF9 || 2FFA || 2FFB || 2FFC || 2FFD || 2FFE || 2FFF || 3000
|-
! ВРЕДНОСТ
| 0007 || 0006 || 0005 || 0004 || 0003 || 0000 || 0002 || 0001 || 0000 || 0005
|}

ОРТ2/К1 2021

2022-01-30T17:08:20Z

Mmand1c: /* Поставка ИР */

{{tocright}}
{{нерешено}}
== Поставка ИР ==
Реализовати уређај P за спрегу између уређаја UA, UMUL1, UMUL2, UDIV, и UB. Уређај P треба од уређаја UA да прими низ А који има 12810 елемената. Елемнти низа А су шеснаестобитне неозначене бинарне речи реалне вредности. Уређају UB треба проследити: <math>MAX(\frac{1}{A[i]^2}), i = 0 ...127</math>. Узети да се реални бројеви кодирају са фиксним зарезом при чему се виших 10 битова користи за кодирање целобројне вредности, а нижих 6 за кодирање децималног дела (нпр представа броја 10.7510 је 0000001010,1100002). Уколико је A[i]=0, онда за <math>\frac{1}{A[i]^2}</math> сматрати да је једнако 1111111111,1111112.

Уређаји UMUL1 и UMUL2 врше множење при чему операцију множења извршавају насумични временски период (тако да некада операцију брже заврши уређај UMUL1, а некада уређај UMUL2). Сматрати да само рачунање множења траје више од једног сигнала такта. За рачунање <math>(A[i])^2</math> треба користити уређаје и UMUL1 и UMUL2, док за дељење треба користити уређај UDIV. За елемент A[i], приликом рачунања <math>\frac{1}{A[i]^2}</math>, треба водити рачуна о паралелизацији рада уређаја UMUL1, UMUL2, UDIV, тако што би требало да уређају UMUL1, UMUL2, UDIV, што је више могуће раде (извршавају операцију) у паралели.

Уређају U1, UMUL1, UMUL2, UDIV и UB треба да раде синхроно на исти сигнал такта. Описана операција треба за се понавља циклично.

Уређај UA паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DAP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UA индикацију када не може и када може да прими шеснаестобитну бинарну вредност, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UA шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UA то чини кад утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај P серијски шаље уређају UB шеснаестобитне неозначене бинарне реалне вредности по линији података DPB. Слање се врши почев од виших ка нижим битовима. За синхронизацију између уређаја P и UB користе се статусни сигнал SBP и управљачки сигнал CPB. Вредностима 0 и 1 сигнала SBP уређај UB шаље уређају P индикацију када не може и када може да прими један бит шеснаестобитне речи, респективно. Вредношћу 1 сигнала CPB, трајања једне периоде сигнала такта, уређај P шаље уређају UB команду да треба да прими један бит шеснаестобитне, при чему уређај P то чини кад утврди да уређај UB на статусној линији SBP држи вредност 1.

Уређај P шаље уређају UMUL1/UMUL2 шеснаестобитне неозначене бинарне реалне вредности по линијама података DPMUL115..0/DPMUL215..0 <ref>Приликом обиласка, наставници су нагласили да је довољно једном послати реч, а да уређаји сами знају да треба да изврше квадрирање.</ref> при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизација између уређаја P и UMUL1/UMUL2 користе се статусни сигнал SMUL1P/SMUL2P и управљачки сигнал CPMUL1/CPMUL2. Вредностима 0 и 1 сигнала SMUL1P/SMUL2P уређај UMUL1/UMUL2 шаље уређају P индикацију када не може и када може да прими шеснаестобитну бинарну вредност, респективно. Вредношћу 1 сигнала CPMUL1/CPMUL2, трајања једне периоде сигнала такта, уређај P шаље уређају UMUL1/UMUL2 команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај P то чини кад утврди да уређај UMUL1/UMUL2 на статусној линији SMUL1P/SMUL2P држи вредност 1.

Уређај UMUL1/UMUL2 паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DMUL1P15..0/DMUL2P15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UMUL1/UMUL2 и P не постоји посебан статусни сигнал, већ само постоји управљачки сигнал CMUL1P/CMUL2P. Вредношћу 1 сигнала CMUL1P/CMUL2P, трајања једне периоде сигнала такта, уређај UMUL1/UMUL2 шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UMUL1/UMUL2 то чини када израчуна операцију множења. Ако је уређају P потребан резултат операције са уређаја UMUL1/UMUL2, онда сам уређај P треба да буде спреман да прими податке које долазе по линијама DMUL1P15..0/DMUL2P15..0.

Уређај P шаље уређају UDIV две шеснаестобитне неозначене бинарне реалне вредности по линијама података DPDIV15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит и DPDIV31..16<ref>Приликом обиласка, наставници су нагласили да је небитно преко које речи ће бити послат именилац, а преко које бројилац.</ref>, при чему је бит 31 најстарији а бит 16 најмлађи бит. За синхронизација између уређаја P и UDIV користе се статусни сигнал SDIVP и управљачки сигнал CPDIV. Вредностима 0 и 1 сигнала SDIVP уређај UDIV шаље уређају P индикацију када не може и када може да прими две шеснаестобитне бинарне вредности, респективно. Вредношћу 1 сигнала CPDIV, трајања једне периоде сигнала такта, уређај P шаље уређају UDIV команду да треба да прими две шеснаестобитнe бинарне вредност, при чему уређај P то чини кад утврди да уређај UDIV на статусној линији SDIVP држи вредност 1.

Уређај UDIV паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DDIVP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UDIV и P користе се статусни сигнал SPDIV и управљачки сигнал CDIVP. Вредностима 0 и 1 сигнала SPDIV уређај P шаље уређају UDIV индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CDIVP, трајања једне периоде сигнала такта, уређај UDIV шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UDIV то чини кад утврди да уређај P на статусној линији SPDIV држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (DI, DO, ADDR, not(RD)/WR). Од компаратора, одузимача и сабиарача сматрати да су доступни само шеснаесторазредни модули који врше операције над шеснаестобитним целим неозначеним бинарним вредностима.

Претпоставити да се на почетку на статусним линијама SPA, SPB, SMUL1P, SMUL2P, SPMUL1, SPMUL2, SDIVP и SPDIV налазе вредности 0.
<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P. Сматрати да се у бројачу корака на почетку налази вредност 0.
</div>

== Поставка СИ ==
Реализовати уређај Р за спрегу између уређаја UA, USIN, UCOS и UB који извршава следећу операцију. Уређај P треба од уређаја UA да прими низ A који има 12810 елемената. Елементи ииза A су шеснаестобитне неозначене бинарне реалне вредности. Уређају UB треба проследити <math>MAX(tg({A[i]})), i = 0 ...127</math>. Узети да се реални бројеви кодирају са фиксним зарезом при чему се виших 10 бита користи за кодирање целобројне вредности, док нижих 6 битова се користи за кодирање децималног дела (нпр. представа броја 10.7510 је 0000001010,1100002). За рачунање <math>tg({A[i]})</math> користити формулу <math>tg({A[i]})=\frac{\sin{A[i]}}{\cos{A[i]}}</math>. Уколико је <math>\cos({A[i]})=0</math>, онда за <math>tg(A[i])</math> сматрати да је једнако 1111111111,1111112.

За рачунање <math>\sin({A[i]})</math> и <math>\cos({A[i]})</math> треба користити уређаје USIN, UCOS, респективно, док за дељење треба користити уређај UDIV. За елемент <math>A[i]</math>, приликом рачунања <math>tg({A[i]})</math> треба водити рачуна о паралелизацији рада уређаја USIN, UCOS, UDIV, тако што би требало да уређаји USIN, UCOS, UDIV што је више могуће раде (извршавају операцију) у паралели.

Уређаји UA, USIN, UCOS, UDIV и UB треба да раде синхроно на исти снгнал такта. Описана операција треба да се понавља циклично.

Уређај UA паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DAP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UA иидикацију када нe можe и када можe да прими шeснаeстобитну бинарну вредност, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UA шаље уређају P команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај UA то чини када утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај P серијски шаље уређају UB шеснаестобитне неозначене бинарне реалне вредности по линији података DPB. Слање се врши почев од виших ка нижим битовима. За синхронизацију између уређаја P и UB користе се статусни сигнал SBP и управљачки сигнал CPB. Вредностима 0 и 1 сигнала SBP уређај UB шаље уређају P индикацију када не може и када може да прими један бит шеснаестобитне речи, респективно. Вредношћу 1 сигнала CPB трајања једне периоде сигнала такта, уређај P шаље уређају UB команду да треба да прими један бит шеснаестобитне речи, при чему уређај P то чини када утврди да уређај UB на статусној линији SBP држи вредност 1.

Уређај P паралелно шаље уређају USIN / UCOS шеснаестобитне неозначене бинарне реалне вредности по линијама података DPSIN15..0 / DPCOS15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја P и USIN / UCOS користе се статусни сигнал SSINP / SCOSP и управљачки сигнал CPSIN / CPCOS. Вредностима 0 и 1 сигнала SSINP / SCOSP уређај USIN / UCOS шаље уређају 1 индикацију када не може и када може да прими шеснаестобитну бннарну вредност, респективно. Вредношћу 1 снгнала CPSIN / CPCOS, трајања једне периоде сигнала такта, уређај P шаље уређају USIN / UCOS команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај P то чини када утврди да уређај USIN / UCOS на статусној линији SSINP / SCOSP држи вредност 1.

Уређај USIN / UCOS паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DSINP15..0 / DCOSP15..0 при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја USIN / UCOS и P користе се статусни сигнал SPSIN / SPCOS и управљачки сигнал CSINP / CCOSP. Вредностима 0 и 1 сигнала SPSIN / SPCOS уређај P шаље уређају USIN / UCOS индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CSINP / CCOSP, трајања једне периоде сигнала такта, уређај USIN / UCOS шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај USIN / UCOS то чини када утврди да уређај P на статусној линији SPSIN / SPCOS држи вредност 1.

Уређај P паралелно шаље уређају UDIV две шеснаестобитне неозначене бинарне реалне вредности по линијама података DPDIV15..0 при чему је бит 15 најстарији а бит 0 најмлађи бит и по линијама података и DPDIV32..16, при чему је бит 32 најстарији а бит 16 најмлађи бит. За синхронизацију између уређаја P и UDIV користе се статусни сигнал SDIVP и управљачки сигнал CPDIV. Вредностима 0 и 1 сигнала SDIVP уређај UDIV шаље уређају P индикацију када не може и када може да прими две шеснаестобитне бинарне вредности, респективно. Вредношћу 1 сигнала CPDIV, трајања једне периоде сигнала такта, уређај P шаље уређају UDIV команду да треба да прими две шеснаестобитне бинарне вредности, при чему уређај P то чини када утврди да уређај UDIV на статусној линији SDIVP држи вредност 1.

Уређај UDIV паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DDIVP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UDIV и P користе се статусни сигнал SPDIV и управљачки сигнал CDIVP. Вредностима 0 и 1 сигнала SPDIV уређај P шаље уређају UDIV индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CDIVP, трајања једне периоде сигнала такта, уређај UDIV шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UDIV то чини када утврди да уређај P на статусној линији SPDIV држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (DI, DO, ADDR, not(RD)/WR). Од компаратора, одузимача и сабирача сматрати да су доступни само шеснаесторазредни модули који врше операције над шеснаестобитним целим неозначеним бинарним вредностима.

Претпоставити да се на почетку на статусним линијама SPA, SBP, SSINP, SPSIN, SCOSP, SPCOS, SDIVP и SPDIV налазе вредности 0.
<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P. Сматрати да се у бројачу корака на почетку налази вредност 0.
</div>

== Решење ==

== Напомене ==

[[Категорија:Рокови]]
[[Категорија:ОРТ2]]

ОРТ2/К1 2021

2022-01-30T17:08:05Z

Mmand1c:

{{tocright}}
{{нерешено}}
== Поставка ИР ==
Реализовати уређај P за спрегу између уређаја UA, UMUL1, UMUL2, UDIV, и UB. Уређај P треба од уређаја UA да прими низ А који има 12810 елемената. Елемнти низа А су шеснаестобитне неозначене бинарне речи реалне вредности. Уређају UB треба проследити: <math>MAX\(\frac{1}{A[i]^2}\), i = 0 ...127</math>. Узети да се реални бројеви кодирају са фиксним зарезом при чему се виших 10 битова користи за кодирање целобројне вредности, а нижих 6 за кодирање децималног дела (нпр представа броја 10.7510 је 0000001010,1100002). Уколико је A[i]=0, онда за <math>\frac{1}{A[i]^2}</math> сматрати да је једнако 1111111111,1111112.

Уређаји UMUL1 и UMUL2 врше множење при чему операцију множења извршавају насумични временски период (тако да некада операцију брже заврши уређај UMUL1, а некада уређај UMUL2). Сматрати да само рачунање множења траје више од једног сигнала такта. За рачунање <math>(A[i])^2</math> треба користити уређаје и UMUL1 и UMUL2, док за дељење треба користити уређај UDIV. За елемент A[i], приликом рачунања <math>\frac{1}{A[i]^2}</math>, треба водити рачуна о паралелизацији рада уређаја UMUL1, UMUL2, UDIV, тако што би требало да уређају UMUL1, UMUL2, UDIV, што је више могуће раде (извршавају операцију) у паралели.

Уређају U1, UMUL1, UMUL2, UDIV и UB треба да раде синхроно на исти сигнал такта. Описана операција треба за се понавља циклично.

Уређај UA паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DAP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UA индикацију када не може и када може да прими шеснаестобитну бинарну вредност, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UA шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UA то чини кад утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај P серијски шаље уређају UB шеснаестобитне неозначене бинарне реалне вредности по линији података DPB. Слање се врши почев од виших ка нижим битовима. За синхронизацију између уређаја P и UB користе се статусни сигнал SBP и управљачки сигнал CPB. Вредностима 0 и 1 сигнала SBP уређај UB шаље уређају P индикацију када не може и када може да прими један бит шеснаестобитне речи, респективно. Вредношћу 1 сигнала CPB, трајања једне периоде сигнала такта, уређај P шаље уређају UB команду да треба да прими један бит шеснаестобитне, при чему уређај P то чини кад утврди да уређај UB на статусној линији SBP држи вредност 1.

Уређај P шаље уређају UMUL1/UMUL2 шеснаестобитне неозначене бинарне реалне вредности по линијама података DPMUL115..0/DPMUL215..0 <ref>Приликом обиласка, наставници су нагласили да је довољно једном послати реч, а да уређаји сами знају да треба да изврше квадрирање.</ref> при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизација између уређаја P и UMUL1/UMUL2 користе се статусни сигнал SMUL1P/SMUL2P и управљачки сигнал CPMUL1/CPMUL2. Вредностима 0 и 1 сигнала SMUL1P/SMUL2P уређај UMUL1/UMUL2 шаље уређају P индикацију када не може и када може да прими шеснаестобитну бинарну вредност, респективно. Вредношћу 1 сигнала CPMUL1/CPMUL2, трајања једне периоде сигнала такта, уређај P шаље уређају UMUL1/UMUL2 команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај P то чини кад утврди да уређај UMUL1/UMUL2 на статусној линији SMUL1P/SMUL2P држи вредност 1.

Уређај UMUL1/UMUL2 паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DMUL1P15..0/DMUL2P15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UMUL1/UMUL2 и P не постоји посебан статусни сигнал, већ само постоји управљачки сигнал CMUL1P/CMUL2P. Вредношћу 1 сигнала CMUL1P/CMUL2P, трајања једне периоде сигнала такта, уређај UMUL1/UMUL2 шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UMUL1/UMUL2 то чини када израчуна операцију множења. Ако је уређају P потребан резултат операције са уређаја UMUL1/UMUL2, онда сам уређај P треба да буде спреман да прими податке које долазе по линијама DMUL1P15..0/DMUL2P15..0.

Уређај P шаље уређају UDIV две шеснаестобитне неозначене бинарне реалне вредности по линијама података DPDIV15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит и DPDIV31..16<ref>Приликом обиласка, наставници су нагласили да је небитно преко које речи ће бити послат именилац, а преко које бројилац.</ref>, при чему је бит 31 најстарији а бит 16 најмлађи бит. За синхронизација између уређаја P и UDIV користе се статусни сигнал SDIVP и управљачки сигнал CPDIV. Вредностима 0 и 1 сигнала SDIVP уређај UDIV шаље уређају P индикацију када не може и када може да прими две шеснаестобитне бинарне вредности, респективно. Вредношћу 1 сигнала CPDIV, трајања једне периоде сигнала такта, уређај P шаље уређају UDIV команду да треба да прими две шеснаестобитнe бинарне вредност, при чему уређај P то чини кад утврди да уређај UDIV на статусној линији SDIVP држи вредност 1.

Уређај UDIV паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DDIVP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UDIV и P користе се статусни сигнал SPDIV и управљачки сигнал CDIVP. Вредностима 0 и 1 сигнала SPDIV уређај P шаље уређају UDIV индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CDIVP, трајања једне периоде сигнала такта, уређај UDIV шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UDIV то чини кад утврди да уређај P на статусној линији SPDIV држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (DI, DO, ADDR, not(RD)/WR). Од компаратора, одузимача и сабиарача сматрати да су доступни само шеснаесторазредни модули који врше операције над шеснаестобитним целим неозначеним бинарним вредностима.

Претпоставити да се на почетку на статусним линијама SPA, SPB, SMUL1P, SMUL2P, SPMUL1, SPMUL2, SDIVP и SPDIV налазе вредности 0.
<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P. Сматрати да се у бројачу корака на почетку налази вредност 0.
</div>

== Поставка СИ ==
Реализовати уређај Р за спрегу између уређаја UA, USIN, UCOS и UB који извршава следећу операцију. Уређај P треба од уређаја UA да прими низ A који има 12810 елемената. Елементи ииза A су шеснаестобитне неозначене бинарне реалне вредности. Уређају UB треба проследити <math>MAX(tg({A[i]})), i = 0 ...127</math>. Узети да се реални бројеви кодирају са фиксним зарезом при чему се виших 10 бита користи за кодирање целобројне вредности, док нижих 6 битова се користи за кодирање децималног дела (нпр. представа броја 10.7510 је 0000001010,1100002). За рачунање <math>tg({A[i]})</math> користити формулу <math>tg({A[i]})=\frac{\sin{A[i]}}{\cos{A[i]}}</math>. Уколико је <math>\cos({A[i]})=0</math>, онда за <math>tg(A[i])</math> сматрати да је једнако 1111111111,1111112.

За рачунање <math>\sin({A[i]})</math> и <math>\cos({A[i]})</math> треба користити уређаје USIN, UCOS, респективно, док за дељење треба користити уређај UDIV. За елемент <math>A[i]</math>, приликом рачунања <math>tg({A[i]})</math> треба водити рачуна о паралелизацији рада уређаја USIN, UCOS, UDIV, тако што би требало да уређаји USIN, UCOS, UDIV што је више могуће раде (извршавају операцију) у паралели.

Уређаји UA, USIN, UCOS, UDIV и UB треба да раде синхроно на исти снгнал такта. Описана операција треба да се понавља циклично.

Уређај UA паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DAP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UA иидикацију када нe можe и када можe да прими шeснаeстобитну бинарну вредност, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UA шаље уређају P команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај UA то чини када утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај P серијски шаље уређају UB шеснаестобитне неозначене бинарне реалне вредности по линији података DPB. Слање се врши почев од виших ка нижим битовима. За синхронизацију између уређаја P и UB користе се статусни сигнал SBP и управљачки сигнал CPB. Вредностима 0 и 1 сигнала SBP уређај UB шаље уређају P индикацију када не може и када може да прими један бит шеснаестобитне речи, респективно. Вредношћу 1 сигнала CPB трајања једне периоде сигнала такта, уређај P шаље уређају UB команду да треба да прими један бит шеснаестобитне речи, при чему уређај P то чини када утврди да уређај UB на статусној линији SBP држи вредност 1.

Уређај P паралелно шаље уређају USIN / UCOS шеснаестобитне неозначене бинарне реалне вредности по линијама података DPSIN15..0 / DPCOS15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја P и USIN / UCOS користе се статусни сигнал SSINP / SCOSP и управљачки сигнал CPSIN / CPCOS. Вредностима 0 и 1 сигнала SSINP / SCOSP уређај USIN / UCOS шаље уређају 1 индикацију када не може и када може да прими шеснаестобитну бннарну вредност, респективно. Вредношћу 1 снгнала CPSIN / CPCOS, трајања једне периоде сигнала такта, уређај P шаље уређају USIN / UCOS команду да треба да прими шеснаестобитну бинарну вредност, при чему уређај P то чини када утврди да уређај USIN / UCOS на статусној линији SSINP / SCOSP држи вредност 1.

Уређај USIN / UCOS паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DSINP15..0 / DCOSP15..0 при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја USIN / UCOS и P користе се статусни сигнал SPSIN / SPCOS и управљачки сигнал CSINP / CCOSP. Вредностима 0 и 1 сигнала SPSIN / SPCOS уређај P шаље уређају USIN / UCOS индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CSINP / CCOSP, трајања једне периоде сигнала такта, уређај USIN / UCOS шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај USIN / UCOS то чини када утврди да уређај P на статусној линији SPSIN / SPCOS држи вредност 1.

Уређај P паралелно шаље уређају UDIV две шеснаестобитне неозначене бинарне реалне вредности по линијама података DPDIV15..0 при чему је бит 15 најстарији а бит 0 најмлађи бит и по линијама података и DPDIV32..16, при чему је бит 32 најстарији а бит 16 најмлађи бит. За синхронизацију између уређаја P и UDIV користе се статусни сигнал SDIVP и управљачки сигнал CPDIV. Вредностима 0 и 1 сигнала SDIVP уређај UDIV шаље уређају P индикацију када не може и када може да прими две шеснаестобитне бинарне вредности, респективно. Вредношћу 1 сигнала CPDIV, трајања једне периоде сигнала такта, уређај P шаље уређају UDIV команду да треба да прими две шеснаестобитне бинарне вредности, при чему уређај P то чини када утврди да уређај UDIV на статусној линији SDIVP држи вредност 1.

Уређај UDIV паралелно шаље уређају P шеснаестобитне неозначене бинарне реалне вредности по линијама података DDIVP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UDIV и P користе се статусни сигнал SPDIV и управљачки сигнал CDIVP. Вредностима 0 и 1 сигнала SPDIV уређај P шаље уређају UDIV индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CDIVP, трајања једне периоде сигнала такта, уређај UDIV шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UDIV то чини када утврди да уређај P на статусној линији SPDIV држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (DI, DO, ADDR, not(RD)/WR). Од компаратора, одузимача и сабирача сматрати да су доступни само шеснаесторазредни модули који врше операције над шеснаестобитним целим неозначеним бинарним вредностима.

Претпоставити да се на почетку на статусним линијама SPA, SBP, SSINP, SPSIN, SCOSP, SPCOS, SDIVP и SPDIV налазе вредности 0.
<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P. Сматрати да се у бројачу корака на почетку налази вредност 0.
</div>

== Решење ==

== Напомене ==

[[Категорија:Рокови]]
[[Категорија:ОРТ2]]

ОРТ2/К1 2021

2022-01-30T17:06:14Z

Mmand1c:

ОРТ2/К3 2022

2022-01-24T22:34:36Z

== Поставка ==
Посматра се део рачунара који чине меморија и процесор. Меморија је капацитета 216. Ширина меморијске речи је 1 бајт. Процесор је са једноадресним форматом инструкција. Адресе и подаци су дужнне 16 бита и заузимају по две суседне меморијске локаиије, при чему се старији бајт налази на нижој, а млађи бајт на вишој адреси.

У процесору постоји регистар програмског бројача PC дужине 2 бајта, адресни регистар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MDR дужине 1 бајт, прихватни регистар инструкције IR дужине 4 бајта, акумулатор A дужине 2 бајта, прихватни регистар податка В дужине 2 бајта, регистри опште намене R0 до R31 дужине 2 бајта, индексни регистар XR дужине 2 бајта, програмска статусна реч PSW дужине 1 бајт. Инструкције су дужине 1, 2, 3 или 4 бајта.

Битови 7, 6 и 5 првог бајта инструкције су 000 за све инструкције скока. Код инструкција условног скока бит 4 првог бајта инструкције је 0, док код инструкција безусловног скока бит 4 првог бајта инструкције је 1. Инструкција условног скока је инструкција условног скока уколико постоји пренос/позајмица (JC), а инструкције безусловног скока су инструкција безусловног скока (JMP) и инструкција скока на потпрограм (JSR). Битовима 3 до 0 првог бајта инструкције специфицира се код операције и на основу тога су за инструкције JC, JMP и JSR усвојени кодови операције 00000000, 00010000 и 00010001, респективно. Инструкције JC, JMP и JSR се реализују као апсолутни скокови, при чему је адреса дата другим и трећим бајтом инструкције. Дужина инструкција је 3 бајта.

Битови 7, 6 и 5 првог бајта инструкције су 111 за све адресне и безадресне инструкције.

Бит 4 првог бајта инструкције је 0 за безадресне инструкције. Безадресне инструкције су инструкције стављања садржаја акумулатора на стек (PUSH), пуњења акумулатора садржајем са стека (POP) и повратка из потпрограма (RTS). Битовима 3 до 0 првог бајта инструкције специфицира се код операције за безадресне инструкције. На основу тога су за инструкције PUSH, POP и RTS усвојени кодови операција 11100000, 11100001 и 11100010, респективно. Дужина инструкција је 1 бајт.

Битови 4 првог бајта инструкције је 1 за адресне инструкције. Адресне инструкције су инструкција преноса у акумулатор (LD), инструкција преноса из акумулатора (ST), аритметичка инструкција одузимања која смешта резултат у акумулатор (SUB), инструкција ротирања операнда једно место улево кроз бит C која смешта резултат у акумулатор (ROLC) и инструкција безусловног скока на срачунату адресу (JADR). Битовима 3 до 0 првог бајта инструкције специфицира се код операције за адресне инструкције. На основу тога су за инструкције LD, ST, SUB, ROLC и JADR усвојени кодови операција 11110000, 11110001, 11110010, 11110011 и 11110100 респективно. Дужина инструкција је 2, 3 или 4 бајта и зависи од специфицираног начина адресирања.

Начини адресирања су специфицирани битовима 7, 6 и 5 другог бајта инструкције и то на следећи начин: 000-меморијско директно адресирање (memdir), 001-регистарско директно адресирање (regdir), 010-регистарско индиректно адресирање(regind), 011-индексно адресирање са померајем (xrpom) и 100-непосредно адресирање (immed). Код меморијског директног адресирања 16 битна адреса меморијске локације је дата трећим и четвртим бајтом инструкције. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта. Код регистарско директног и регистарског индиректног адресирања, користи се неки од регистара опште намене R0 до R31 специфицираних битовима од 4 до 0 другог бајта. Дужина инструкција је 2 бајта. Код индексног адресирања са померајем трећи бајт инструкције садржи 8 битни померај који је дат као целобројна величина са знаком. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 3 бајта. Код непосредног адресирања 16 битни операнд дат је трећим и четвртим бајтом инструкције. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта.

Стек расте према нижим меморијским локацијама, а регистар SP указује на последњу заузету меморијску локацију. Процесор нема могућност обраде прекида.

<div class="abc-list">
# Пројектовати део операционе јединице процесора која је потребна да се изврши (FETCH + ADDR + EXEC) инструкција '''ROLC (XR)02h'''.
# Дати су почетни садржаји регистара и индикатора: PC=1000h, SP=3000h, ACC=0001h, R0=0002h, R1=000Ah, R2=10A2h, R3=FAE3h, N=0, Z=0, V=0 и C=0. Индикатори статусне речи на које инструкција не утиче треба да остану непромењени. Извршити 7 сукцесивних наредби и за сваку наредбу одредити следеће: у фази читања инструкције - меморијске адресе са којих је прочитана инструкција, садржај регистра IR, инструкцију која је прочитана и нови садржај регистра PC; у фази одређивања адресе операнда и читања операнда - меморијске адресе са којих је прочитана адреса операнда, меморијске адресе са којих је прочитан операнд, вредност операнда и нови садржај регистара опште намене који су у овој фази промењени; у фази извршавања операције - меморијске адресе којима се у овој фази приступа, садржај акумулатора A и индикатора N, Z, V и C након извршавања инструкције и нови садржај регистара и меморијских локација који су у овој фази промењени. Резултате представити у табелама 1, 2 и 3 формулара.
</div>

ОРТ2/К2Н 2022

2022-01-24T22:19:19Z

== Поставка ==
Посматра се део рачунара који чине меморија и процесор. Меморија је капацитета 216. Ширина меморијске речи је 1 бајт. Процесор је са једноадресним форматом инструкција. Адресе и подаци су дужнне 16 бита и заузимају по две суседне меморијске локаиије, при чему се старији бајт налази на нижој, а млађи бајт на вишој адреси.

У процесору постоји регистар програмског бројача PC дужине 2 бајта, адресни регистар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MDR дужине 1 бајт, прихватни регистар инструкције IR дужине 4 бајта, акумулатор A дужине 2 бајта, прихватни регистар податка В дужине 2 бајта, регистри опште намене R0 до R31 дужине 2 бајта, индексни регистар XR дужине 2 бајта, програмска статусна реч PSW дужине 1 бајт. Инструкције су дужине 1, 2, 3 или 4 бајта.

Битови 7, 6 и 5 првог бајта инструкције су 000 за све инструкције скока. Код инструкција условног скока бит 4 првог бајта инструкције је 0, док код инструкција безусловног скока бит 4 првог бајта инструкције је 1. Инструкција условног скока је инструкција условног скока уколико постоји пренос/позајмица (JC), а инструкције безусловног скока су инструкција безусловног скока (JMP) и инструкција скока на потпрограм (JSR). Битовима 3 до 0 првог бајта инструкције специфицира се код операције и на основу тога су за инструкције JC, JMP и JSR усвојени кодови операције 00000000, 00010000 и 00010001, респективно. Инструкције JC, JMP и JSR се реализују као апсолутни скокови, при чему је адреса дата другим и трећим бајтом инструкције. Дужина инструкција је 3 бајта.

Битови 7, 6 и 5 првог бајта инструкције су 111 за све адресне и безадресне инструкције.

Бит 4 првог бајта инструкције је 0 за безадресне инструкције. Безадресне инструкције су инструкције стављања садржаја акумулатора на стек (PUSH), пуњења акумулатора садржајем са стека (POP) и повратка из потпрограма (RTS). Битовима 3 до 0 првог бајта инструкције специфицира се код операције за безадресне инструкције. На основу тога су за инструкције PUSH, POP и RTS усвојени кодови операција 11100000, 11100001 и 11100010, респективно. Дужина инструкција је 1 бајт.

Битови 4 првог бајта инструкције је 1 за адресне инструкције. Адресне инструкције су инструкција преноса у акумулатор (LD), инструкција преноса из акумулатора (ST), аритметичка инструкција одузимања која смешта резултат у акумулатор (SUB), инструкција ротирања операнда једно место улево кроз бит C која смешта резултат у акумулатор (ROLC) и инструкција безусловног скока на срачунату адресу (JADR). Битовима 3 до 0 првог бајта инструкције специфицира се код операције за адресне инструкције. На основу тога су за инструкције LD, ST, SUB, ROLC и JADR усвојени кодови операција 11110000, 11110001, 11110010, 11110011 и 11110100 респективно. Дужина инструкција је 2, 3 или 4 бајта и зависи од специфицираног начина адресирања.

Начини адресирања су специфицирани битовима 7, 6 и 5 другог бајта инструкције и то на следећи начин: 000-меморијско директно адресирање (memdir), 001-регистарско директно адресирање (regdir), 010-регистарско индиректно адресирање(regind), 011-индексно адресирање са померајем (xrpom) и 100-непосредно адресирање (immed). Код меморијског директног адресирања 16 битна адреса меморијске локације је дата трећим и четвртим бајтом инструкције. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта. Код регистарско директног и регистарског индиректног адресирања, користи се неки од регистара опште намене R0 до R31 специфицираних битовима од 4 до 0 другог бајта. Дужина инструкција је 2 бајта. Код индексног адресирања са померајем трећи бајт инструкције садржи 8 битни померај који је дат као целобројна величина са знаком. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 3 бајта. Код непосредног адресирања 16 битни операнд дат је трећим и четвртим бајтом инструкције. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта.

Стек расте према нижим меморијским локацијама, а регистар SP указује на последњу заузету меморијску локацију. Процесор нема могућност обраде прекида.

<div class="abc-list">
# Написати израз за генерисање сигнала gradr који је активан уколико прочитана инструкција има грешку при адресирању. У фази читања инструкције уколико је након прочитане инструкције активан овај сигнал, прескаче се извршавање прочитане инструкције и наставља се са читањем наредне инструкције.
# Који је резултат извршавања инструкције SUB 1000h, ако се на адреси 1000h налази податак 82h, а на адреси 1001h податак 23h? Почетна вредност акумулатора је C004h. Написати вредност акумулатора и бита N, Z, V и C након извршавања инструкције.
# Написати изразе за генерисање сигнала свих начина адресирања. IR регистар се попуњава од виших ка нижим битовима.
# Написати изразе за генерисање сигнала операција само за POP и ROLC.
# Нацртати дијаграм тока фазе формирања адресе и читања операнада и фазе извршавање инструкције. Потребно је навести у којем тренутку треба да се ажурира који бит PSW регистра наводећи: UPDATE PSWN - уколико треба да се ажурира стање бита PSWN, UPDATE PSWZ - уколико треба да се ажурира стање бита PSWZ, UPDATE PSWC - уколико треба да се ажурира стање бита PSWC, UPDATE PSWV - уколико треба да се ажурира стање бита PSWV. Није потребно дефинисати како се вредност којег бита рачуна.
</div>

ОРТ2/К1Н 2021

2022-01-23T15:55:22Z

Mmand1c: Нова страница: == Поставка == Реализовати уређај P за спрегу измсђу уређаја UA, UB, UC и UD који извршава следећу о…

== Поставка ==
Реализовати уређај P за спрегу измсђу уређаја UA, UB, UC и UD који извршава следећу операцију. Уређај P треба од уређаја UА да прими низ А који има 25610 елемената. Елементи низа А су шеснаестобитне означене бинарне целобројне вредности. Након примљеног низа А, потребно је примити осмобитни неозначен број I од уређаја UB. Уређајима UC и UD треба послати I-ти највећи (по вредности) елемент низа А (нпр. ако је I=255 онда треба послати највећи број низа А; ако је I=0 онда треба послати најмањи број низа А). Слање на уређаје UC и UD треба слати у паралели (ако су уређаји UC и UD спремни да приме податак у истом такту, треба и уређају UC и уређају UD у том такту послати податак; ако је само један уређај спреман, онда само том уређају треба послати податак, док друтом уређају треба послати податак чим постане спреман).

Уређаји UA, UB, UC и UD треба да раде синхроно на исти сигнал такта. Описана операција треба да се понавља циклично.

Уређај UA паралелно шаље уређају P шеснаестобитне означене бинарне целобројне вредности по линијама података DAP15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UА индикацију када не може и када може да прими шеснаестобитну бинарну вредност, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UА шаље уређају P команду да тлеба да прими шеснаестобитну бинарну вредност, при чему уређај UА то чини када утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај UВ серијски шаље уређају P осмобитну неозначену бинарну целобројну вредност по линијама података DPB0, при чему се слање врши од виших ка нижим битовима. За синхронизацију између уређаја UP и P користе се статусни сигнал SPB и управљачки сигнал CBP. Вредностима 0 и 1 сигнала SPB уређај P шаље уређају UB индикацију када не може и када може да прими осмобитну бинарну вредност, респективно. Вредношћу 1 сигнала CBP, трајања једне периоде сигнала такта, уређај UB шаље уређају P команду да треба да прими осмобитну бинарну вредност, при чему уређај UB то чини када утврди да уређај P на статусној линији SPB држи вредност 1.

Уређај P шаље уређају UC шеснаестобитну бинарну реч резултата по линијама података DPC15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја P и UC користе се статусни сигнал SСP и управљачки сигнал СPС. Вредностима 0 и 1 сигнала SCP уређај UC шаље уређају P индикацију када није спреман и када је спреман да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CPC, трајања једна периода сигнала такта, уређај P шаље уређају UC команду да треба да прими шеснаестобитну бинарну реч, при чему уређај P то чини када утврди да уређај UC на статусној линији SCP држи вредност 1.

Уређај P шаље уређају UD означену бинарну целобројну бинарну реч резултата по линијама података DPD15..0, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја P и UD користе се стагусни сигнал SDP и управљачки сигнал CPD. Вредностима 0 и 1 сигнала SDP уређај UD шаље уређају P индикацију када није спреман и када је спреман да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CPD, трајања једна периода сигнала такта, уређај P шаље уређају UD команду да треба да прими шеснаестобитну бинарну реч, при чему уређај P то чини када утврди да уређај UD на статусној линији SDP држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (DI, DO, ADDR, not(RD)/WR). Излаз DO меморијског модула приликом операције уписа има вредност старе вредности (која ће бити преписана).

Претпоставити да се на почетку на статусним линијама SPA, SPB, SCP и SDP налазе вредности 0.

<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P. Сматрати да се у бројачу корака на почетку налази вредност 0.
</div>