SI Wiki - Кориснички доприноси [sr]

АОР1

2025-07-21T23:47:47Z

D3f4ult:

{{Предмет
| назив = Архитектура и организација рачунара 1
| шифра = 13С113АОР1, 13Е113АОР1
| семестар = 5
| статус = изборни (СИ), обавезни (РТИ)
| страница = [https://rti.etf.bg.ac.rs/rti/ir3aor1/ rti.etf.bg.ac.rs/rti/ir3aor1/]
| одсек = СИ, РТИ
| претходни = Архитектура рачунара
| следећи = АОР2
}}
'''Архитектура и организација рачунара 1''' је изборни предмет из петог семестра на СИ, а обавезни на РТИ. Да ли то може брже?

== Корисне везе ==
* [https://drive.google.com/open?id=1FF2_Oa0TH9U943ZYjTiA5hmBTseD1rcm ETF SI] (наставни материјали, лабови)
* [https://app.box.com/s/0r50je333z1qyypz0h3rm0iqb9s0d64f/folder/11270564251 ETF Materijali (Box)] (наставни материјал, лабови)

== Настава ==
Као и на претходним ОРТоликим предметима, настава је организована у три блока.
# Кеш меморија (градиво за К1) - теорија 10 поена, задатак 10 поена;
# Виртуелна меморија, перформансе меморијског система, преклапање приступа меморијским модулима (градиво за К2) - теорија 15 поена, задаци 15 поена;
# Проточна обрада (градиво за испит) - теорија 15 поена, задатак 15 поена.

Вежбе прате предавања. Прве недеље се обично држе предавања у термину вежби. Корисно је пратити предавања јер теорија долази на колоквијумима и испиту.

== Лабораторијске вежбе ==
Постоје 3 лабораторијске вежбе које се оцењују са 7, 7 и 6 поена, респективно. Постоји једна надокнада у јануарском року. Тада се једна лабораторијска вежба може надокнадити/поправити бесплатно, док се друга плаћа по ценовнику факултета. Улазни тестови за све три лабораторијске вежбе су по структури идентични као и примери који су доступни на ''Moodle'' курсу (исти тип задатака).

=== Прва лабораторијска вежба ===
Односи се на први блок наставе. Првих пола сата ради се улазни тест на ''Moodle''. Тест садржи шест питања, од којих су потребна најмање три за пролаз. Број поена са теста се дели са два, а затим се одговара на питања кроз симулацију (слично Л2 и Л3 на ОРТ2). Такође, демонстратори постављају по три питања, свако вредно по поен. Број поена освојен код демонстратора сабира се са један и то се множи са процентом урађености лабораторијске вежбе.

=== Друга лабораторијска вежба ===
Односи се на други блок наставе. Првих пола сата ради се улазни тест на ''Moodle''. Тест садржи шест питања, од којих су потребна најмање три за пролаз. Број поена са теста се дели са два, а затим се одговара на питања кроз симулацију (као и на Л1). Такође, демонстратори постављају по три питања, свако вредно по поен. Број поена освојен код демонстратора сабира се са један и то се множи са процентом урађености лабораторијске вежбе.

=== Трећа лабораторијска вежба ===
Односи се на проточну обраду. Првих пола сата ради се улазни тест на ''Moodle''. Тест садржи шест питања, од којих су потребна најмање три за пролаз. Шаблон теста је исти као пример са ''Moodle''-а, с тим што могу доћи другачије инструкције. Број поена са теста се дели са два, а затим се одговара на питања кроз симулацију (као и на Л1 и Л2). Такође, демонстратори постављају по три питања, свако вредно по поен. Број поена освојен код демонстратора се множи са процентом урађености лабораторијске вежбе.

== Испитни рокови ==
Слично као на [[Архитектура рачунара#Испитни рокови|АР]], теоријска питања са рокова генерално немају решења.
{{#dpl:
| titleregexp = АОР1/.*
| noresultsheader = Тренутно нема решених испита.
| format = ,\n* [[%PAGE%|²{#invoke:String¦sub¦%PAGE%¦6¦-1}²]],,
}}

== Начин оцењивања ==
* <math>L_1, L_2, L_3</math> — Бодови са лабораторијских вежби (7+7+6, 0-20 укупно)
* <math>K1</math> — Бодови са колоквијума један (0-20)
* <math>K2</math> — Бодови са колоквијума два (0-30)
* <math>I</math> — Бодови са испита (0-30)
* Бодови: <math>P = L_1 + L_2 + L_3 + K1 + K2 + I</math>
{| class="wikitable"
! Бодови
| <math>P < 51</math> || <math>51 \leq P < 61</math> || <math>61 \leq P < 71</math> || <math>71 \leq P < 81</math> || <math>81 \leq P < 91</math> || <math>91 \leq P</math>
|-
! Оцена
| 5 || 6 || 7 || 8 || 9 || 10
|}

=== Рачунање ===
<div class="calculator">
* <math>K1</math>: 
* <math>K2</math>: 
* <math>I</math>: 
* <math>L1</math>: 
* <math>L2</math>: 
* <math>L3</math>: 
* <math>P</math>: 
* Оцена: 
</div>

== Потребна помоћ ==
* {{zadaci|rešenja}}
*: Рокови који су преписани а нису решени су: {{rokovi|нерешени}}
*: Рокови којима недостаје понеко решење су: {{rokovi|делимично решени}}

Архитектура рачунара

2025-07-21T23:45:56Z

D3f4ult:

{{Предмет
| шифра = 13С112АР, 13Е112АР
| семестар = 4
| статус = обавезни
| страница = [https://rti.etf.bg.ac.rs/rti/ir2ar/ rti.etf.bg.ac.rs/rti/ir2ar/]
| одсек = СИ, РТИ
| претходни = ОРТ2
| следећи = АОР1
}}
ДОБАР ДАН! Добродошли на страницу из обавезног предмета у четвртом семестру '''Архитектура рачунара'''. Моје име је {{SITENAME}}. Да ли можда, имате, неких питања? Надам се да ме сада, чујете мало боље.

== Корисне везе ==
* [https://drive.google.com/open?id=15Jc3UWnpadZHIyndlrIqW9R98l64Cek9 ETF SI] (наставни материјали, решења рокова)

== Настава ==
Градиво је подељено на следеће области:
* '''Први блок:''' Механизам прекида
* '''Други блок:''' Магистрала, меморија (само на вежбама), улаз/излаз (основе, повезивање са периферијом)
* '''Трећи блок:''' Технике рада са улазним/излазним уређајима (испитивање бита спремности, механизам прекида, DMA контролер), периферије и механизам прекида, конструкти из виших програмских језика, нестандардне инструкције
Предавања су неопходна, јер са теоријски задаци увек долазе на роковима (најчешће К1 10 поена, К2 15 поена, испит 15 поена). Вежбе прате градиво са предавања, и из њих обично долазе задаци сличих типова на колоквијуму:
* Задатак са извршавањем инструкција и руковођењем различитих врста прекида (долази на првом колоквијуму)
* Задатак са извршавањем инструкција и комуникацијом преко магистрале (може да дође на другом колоквијуму)
* Задатак са распоредом меморије и хардвером за руковођење адресним просторима (може да дође на другом колоквијуму)
* Комбинација претходне две ставке (може да дође на другом колоквијуму)
* Асемблерски задатак комуникације са меморијом и периферијама (долази на испиту)
Презентације са предавања могу се наћи на драјву из [[#Корисни материјали|одељка за корисне материјале]]. 
Овде можете наћи и издвојену теорију: 
{{#dpl:
| namespace = File
| titleregexp = Arhitektura računara teorija
| noresultsheader = Тренутно нема докумената.
| format = ,\n* [[Медија:%TITLE%|²{#invoke:String¦sub¦%PAGE%¦11¦-5}²]],,
}}

== Лабораторијске вежбе ==
Постоје две лабораторијске вежбе, свака по 10 бодова, које се одржавају средином семестра. Раде се у симулатору, имају улазни ''Moodle'' тест и (само на другој лабораторијској вежби) домаћи задатак. Једну лабораторијску вежбу је могуће једном надокнадити, и бодови са лабораторијских вежби важе годину дана. Материјали са лабораторијских вежби од претходних година, попут домаћих задатака, упутства за асемблер и примера задатка за прву лабораторијску вежбу се могу наћи на [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/lab20212022/ страници предмета.] Више о самом симулатору може да се нађе у [[#SPECS|одељку са алатима]].

Пре лабораторијских вежби доступни су пробни тестови за њих. 2020. године следећи пробни тестови су били на располагању са странице предмета:
* [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/Pitanja_2012_2013_V1.pdf Лаб 1 и 2]
* [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/Pitanja_2006_2007_V3.pdf Лаб 3]
* [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/Pitanja_2011_2012_V4.pdf Лаб 4]
* [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/Pitanja_2011_2012_V5.pdf Лаб 5]
Везе ка тим пробним тестовима се више не налазе на страници предмета од 2021. године. Уместо њих, на ''Moodle'' курсу предмета се могу наћи пробни тестови, од којих су за сада доступни они из [[Архитектура рачунара/Пробни тестови 2021|2021. године]].
Примере ''Moodle'' тестова који су били 2023. године на другој лабораторијској можете наћи [[Архитектура рачунара/Улазни тестови Лаб 2 2023|овде]].

=== Прва лабораторијска вежба ===
''Moodle'' тест носи 4 бода. Потребно је остварити најмање 2 како би се приступило изради лабораторијске вежбе. Осталих 6 бодова добија се на изради 4 задатка (2 лакша и 2 тежа). Задаци су по формату и идејама слични задацима на припремној лабораторијској вежби. Током израде лабораторијске вежбе демонстратор или асистент може поставити теоријска питања у вези са градивом и на основу њих може скинути одређен број поена у случају лошег одговора (мада је ово јако ретко). Задаци морају комплетно да раде да би се бодовали.

=== Друга лабораторијска вежба ===
''Moodle'' тест носи 4 бода. Потребно је остварити најмање 2 како би се приступило изради лабораторијске вежбе. Осталих 6 бодова добија се на изради 2 модификације домаћег задатка. Једна модификација је тривијална, док је друга мало тежа (али је већина успешно уради). Друга модификација на надокнади је, по правилу, прилично тежа. Током израде лабораторијске вежбе демонстратор или асистент може поставити теоријска питања у вези са градивом и на основу њих може скинути одређен број поена у случају лошег одговора (мада је ово јако ретко). Задаци морају комплетно да раде да би се бодовали. Свака од модификација носи 3 бода и оцењују се независно једна од друге.

== Пројекат ==
Пројекат је реализовати процесор предложене архитектуре, магистрале и са периферијама (барем контролер миша или тастатуре и графичка картица која исцртава на VGA монитор) на коме ће се покретати предложени програм, на FPGA плочици ''Cyclone III'' (или ''Cyclone V'') као што се користи на [[ПОРТ]]. Ради се у групи до 5 чланова, носи 20 бодова и '''није обавезан'''. У графичкој картици потребно је реализовати цртање пиксела, линије и квадрата користећи SDRAM чип на плочици. Контролери тастатуре и VGA монитора постоје реализовани на претходним [[ОРТ2]] лабораторијским вежбама, пре него што су измењене да не садрже рад са FPGA.

По мишљењу предметних сарадника, пројекат носи много мање бодова него што је тежак, и не вреди га радити за оцену, већ само уколико су студенти заиста заинтересовани за такву врсту рада.

Неке корисне везе при изради пројекта:
* [[github:topofkeks/arilla|Један од претходно реализованих пројеката]] (са реализованим контролером миша)
* [https://rti.etf.bg.ac.rs/rti/ir2ort2/laboratorija/ORT2%20-%20LAB1%20(PS2).zip Контролер тастатуре са прве ОРТ2 лабораторијске вежбе]
* [https://rti.etf.bg.ac.rs/rti/ir2ort2/laboratorija/ORT2%20-%20LAB2%20(VGA).zip VGA контролер са друге ОРТ2 лабораторијске вежбе]
* [http://www.burtonsys.com/ps2_chapweske.htm Више о PS/2 протоколу]
* [https://isdaman.com/alsos/hardware/mouse/ps2interface.htm Више о комуникацији са мишем]
* [http://www-ug.eecg.toronto.edu/msl/nios_devices/datasheets/PS2%20Keyboard%20Protocol.htm Више о комуникацији са тастатуром]
* [https://www.issi.com/WW/pdf/42S16400.pdf Документација SDRAM чипа са ''Cyclone III'' плочице] (препоручује се коришћење ове плочице јер досад на предмету нису рађени пројекти користећи SDRAM чип са ''Cyclone V'' плочице)
* [[wikipedia:Bresenham's line algorithm|Брезенхамов линијски алгоритам]] (доступан и на [[wikipedia:sr:Брезенхамов линијски алгоритам|српској Википедији]])
Софтверски алат ''ModelSim'' који може да се преузме поред ''Quartus''-а је такође јако користан алат за дебаговање шема пре спуштања на плочицу, па је препоручљиво упознати се са тиме како ради.

== Испитни рокови ==
Испитни рокови се могу наћи на страници предмета, али се испитни рокови од тренутне године објављују тек након што се година заврши. Често су решени, али само делимично. Испод се могу наћи рокови тренутно сакупљени на викију. Још увек непреписани рокови могу се наћи у [[#Потребна помоћ|одељку за потребну помоћ]]. Уколико желите да додате рок, посетите '''[[Project:Направи#Стандард (ћирилица)|страницу за прављење рока]]'''.

=== Колоквијуми ===
{{#dpl:
| titleregexp = Архитектура_рачунара/К\d? .*\d+
| noresultsheader = Тренутно нема решених колоквијума.
| format = ,\n* [[%PAGE%|²{#invoke:String¦sub¦%PAGE%¦22¦-1}²]],
| include = {nerešeno}.dpl, {delimično rešeno}.dpl, {нерешено}.dpl, {делимично решено}.dpl
}}

=== Испити ===
{{#dpl:
| titleregexp = Архитектура_рачунара/.*
| nottitleregexp = Архитектура_рачунара/Пробни тестови
| nottitleregexp = Архитектура_рачунара/Улазни тестови
| nottitleregexp = Архитектура_рачунара/Лаб
| nottitleregexp = Архитектура_рачунара/К
| noresultsheader = Тренутно нема решених испита.
| format = ,\n* [[%PAGE%|²{#invoke:String¦sub¦%PAGE%¦22¦-1}²]],
| include = {nerešeno}.dpl, {delimično rešeno}.dpl, {нерешено}.dpl, {делимично решено}.dpl
}}

== Алати ==
=== SPECS ===
''SPECS'' је симулатор који се користи на лабораторијским вежбама. Може се преузети [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/lab20192020/simulator+asembler.zip са странице предмета] заједно са асемблером ''PSams''. Детаљно упутство за коришћење ова два алата је такође [https://rti.etf.bg.ac.rs/rti/ef2ar/labvezbe/lab20212022/uputstvo.pdf дато на страници предмета.]

Уколико симулатор покрећете кроз ''Wine'' на оперативном систему ''Linux'' (сличне инструкције можда раде и на ''macOS'', али није тестирано), потребно је да:
* Из директоријума <code>p3lab1</code> обришете <code>VEZBA.ECS</code> јер ће асемблер генерисати нови фајл под именом <code>vezba.ecs</code> који, уколико постоје оба фајла, симулатор неће читати.
* [https://askubuntu.com/a/177349 Користите 32-битни ''Wine'' префикс.]
* Кроз [https://wiki.winehq.org/Winetricks ''winetricks''] инсталирајте <code>oleaut32</code>, <code>vb6run</code> и <code>gdiplus</code>.

== Начин оцењивања ==
* <math>L_1, L_2</math> — Бодови са лабораторијских вежби (0-10 свака)
* <math>K_1, K_2</math> — Бодови са првог и другог колоквијума носе по 25 сваки. (0-50)
* <math>I</math> — Бодови са испита (0-30)
* Бодови: <math>P = L_1 + L_2 + K_1 + K_2 + I</math>.
{| class="wikitable"
! Бодови
| <math>P \leq 50</math> || <math>50 || <math>60 || <math>70 || <math>80 || <math>90 < P</math>
|-
! Оцена
| 5 || 6 || 7 || 8 || 9 || 10
|}

=== Рачунање ===
<div class="calculator">
* <math>K1</math>: 
* <math>K2</math>: 
* <math>I</math>: 
* <math>L1</math>: 
* <math>L2</math>: 
* <math>PR</math>: 
* <math>P</math>: 
* Оцена: 
</div>

== Потребна помоћ ==
* {{zadaci|rešenja}}
*: Рокови који су преписани а нису решени су: {{rokovi|нерешени}}
*: Рокови којима недостаје понеко решење су: {{rokovi|делимично решени}}
* {{zadaci|prepis}}
** Август 2020: [https://cdn.discordapp.com/attachments/693907737364398162/851646445852688424/ar-rokovi-avgust.jpg], [https://cdn.discordapp.com/attachments/693907737364398162/851646436667031562/ar-rokovi-avgust2.jpg]
** Август 2021: [https://cdn.discordapp.com/attachments/696381655933386832/882557009520652378/20210901_112613.jpg], [https://cdn.discordapp.com/attachments/696381655933386832/882557010346934322/20210901_112620.jpg]

Архитектура рачунара/Јул 2024

2024-07-12T19:46:19Z

D3f4ult: /* Решење */

{{tocright}}

== 1. задатак ==
=== Поставка ===
'''[5п]''' У посматраном рачунарском систему процесор постоји само једна линија по којој улазно/излазни уређаји могу процесору да шаљу захтеве за прекид, док линија за слање сигнала потврде не постоји. У датом систему постоје 3 улазно/излазна уређаја UI2, UI1 и UI0, при чему UI2 има највиши, а UI0 најнижи приоритет. Периферија захтев за прекидом генерише као ниво и не постоји контролер прекида.
# Нацртати како та 3 улазно/излазна уређаја треба повезати помоћу те линије на процесор ради слања захтева за прекид.
# Објаснити како се реализује скок на одговарајућу прекидну рутину сваког од 3 улазно/излазна уређаја.

=== Решење ===
# [[Датотека:AR jul 2024 zadatak1.png|1000px|безоквира|центар|алт=Задатак 1|Задатак 1]]
# Пошто не постоји линија за сигнал потврде, скок на одговарајућу прекидну рутину се реализује полирањем у заједничкој прекидној рутини. Због датих приоритета улазно/излазних уређаја, прво треба да испитујемо најприоритетнији уређај (UI2), па онда по приоритетима све до најмање приоритетног (UI0 у овом случају). Код изгледа овако:
<syntaxhighlight lang="asm">
PUSH R1
PUSH R2
LOAD R1, #2 ; ucitavamo broj ulaza najprioritetnijeg
UI2: LOAD R2, statusRegUI2
TST R2, #readyUI2
JZ UI1
LOAD R2, controlRegUI2
TST R2, #enableUI2
JZ UI1
TST R2, #startUI2
JZ UI1
JMP TBL
UI1: DEC R1 ; smanjujemo broj ulaza
LOAD R2, statusRegUI1
TST R2, #readyUI1
JZ UI0
LOAD R2, controlRegUI1
TST R2, #enableUI1
JZ UI0
TST R2, #startUI1
JZ UI0
JMP TBL
UI0: DEC R1
LOAD R2, statusRegUI0
TST R2, #readyUI0
JZ end
LOAD R2, controlRegUI0
TST R2, #enableUI0
JZ end
TST R2, #startUI0
JZ end
TBL: SHL R1
ADD R1, tbladr
MOV R2, (R1)
JADR (R2)
end: POP R2
POP R1
RTI
</syntaxhighlight>
== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int *a, *b, *c, d, i;
...
for(i = 0; i < d; i += 1)
c[i] = a[i] + b[i];
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и I су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама A, B, С и D треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
...
XOR Ri, Ri, Ri ; clear Ri
loop: STORE Ri, i
SUB R0, Ri, Rd
JGE end
LOAD RtempA, (Ra, Ri)0
LOAD RtempB, (Rb, Ri)0
ADD R0, RtempA, RtempB
STORE R0, (Rc, Ri)0
ADD Ri, Ri, #1
JMP loop

end: ...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање карактера ''c'' у низу карактера ''str'':
<syntaxhighlight lang="C">
char *strchr(const char *str, char c)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање карактера ''c'' у низу карактера ''str'' или 0 уколико се карактер ''c'' не појављује у низу карактера ''str''. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm>
strchr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
LOAD R1, (BP)2 ; str
LOAD R2, (BP)3 ; c
XOR R0, R0, R0 ; clear R0
;strlen(str)
;LOCC len, addr, char
LOAD R3, #maxValue
LOCC R3, R1, '\0'
SUB R1, R1, #1
LOAD R3, (BP)2
SUB R3, R1, R3 ; R3 = strlen(str)
LOAD R1, (BP)2
LOCC R3, R1, R2
JNZ end ; c not found in str
MOV R0, R1
end: POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R3, #maxValue -> ADD R3, R0, #maxValue ; R0 = 0
</syntaxhighlight>

== 4. задатак ==
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h

У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 шаље низ шеснаестобитних података који је потребно сместити почев од локација 1000h. Величина низа је 100h. Након пријема потребно је формирати резултујући низ који не садржи дупликате. Могуће је да се нека вредност појављује више пута у оквиру низа, па је у резултујућем низу потребно задржати само једну њену појаву. Формирање резултујућег низа реализовати функцјиом '''int''' removeDuplicates('''int'''* arr, '''int''' size) која као параметре има адресу почетка низа и његову величину, док јој је повратна вредност величина резултујућег низа. Резултујући низ се смешта почев од локације на коју указује параметар ''arr''. '''У имплементацији функције дозвољено је користити само простор на стеку.''' Након формирања резултујућег низа потребно га је проследити периферији PER1.

Потребно је написати главни програм, функцију ''removeDuplicates'' и одговарајуће прекидне рутине којима се обавља описани пренос података. Улаз са периферије PER0 реализовати техником програмираног улаза са прекидом, док слање на PER1 коришћењем DMA контролера у блоковском режиму.

Процесор има регистре SP и BP као и додатни помоћни регистар RX чија се претходна вредност не чува приликом извршавања функције (постоје инструкције LDRX и STRX за пренос вредности између акумулатора и регистра RX). Регистри BP и RX се могу користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''
=== Решење ===
<syntaxhighlight lang="asm">
;glavni program
;inicijalizacija

LD #1000h
ST MemAddr
LD #100h
ST MemCnt
LD #1
ST semPER0
LD #13h ; 0001 0011
OUT F000h ; ukljucivanje PER0

wait_per0: LD semPER0
CMP #0
JNZ wait_per0

; priprema argumenata za poziv funkcije
LD #1000h
PUSH
LD #100h
PUSH
JSR removeDuplicates
;cuvamo novu velicinu niza na lokaciju NewMemCnt
ST NewMemCnt
; ciscenje steka
POP
POP

LD #1000h
OUT F113h
LD NewMemCnt
OUT F114h
LD #1h
ST semDMA
LD #10h ; 0001 0000
OUT F100h ; ukljucivanje PER1
LD #12h ; 0001 0010
OUT F110h ; ukljucivanje DMA

wait_dma: LD semDMA
CMP #0
JNZ wait_dma

LD #0h
OUT F100h
HALT

;prekidne rutine
PER0: PUSH
IN F002h
ST (MemAddr)
LD MemAddr
INC
ST MemAddr
LD MemCnt
DEC
ST MemCnt
JNZ end0
LOAD #0h
OUT F000h
ST semPER0
end0: POP
RTI

DMA: PUSH
LD #0h
OUT F110h
ST semDMA
POP
RTI

;prekidne rutine kraj

;potprogram removeDuplicates
;int removeDuplicates(int* arr, int size);

; stek
;| size |+3
;| arr |+2
;| retPC |+1
;| BP | 0<---SP
;| remElem |-1
;| i |-2
;| curEl |-3
;| j |-4

removeDuplicates:
LD BP
PUSH
LD SP
ST BP
;rezervisanje prostora na steku za 4 lokalne promenljive
SUB #4
ST SP
AND #0h
ST (BP)-1
ST (BP)-2
outLoop: LD (BP)-2
CMP (BP)+3
JGE endFun
;ucitavanje elementa
ADD (BP)+2
STRX
LD (RX)0 ; trenutni element
ST (BP)-3
LD (BP)-2
ST (BP)-4 ; postavljamo da je i = j
inLoop: CMP (BP)-2 ; poredimo i sa j
JGE endIn
LD (BP)-4
ADD (BP)+2
STRX
LD (RX)0 ; arr[j]
CMP (BP)-3 ; arr[i] == arr[j]
JNZ skipFun
LD (BP)+2
ADD (BP)-4
PUSH ; lokacija u nizu odakle se pomera
LD (BP)+3
SUB (BP)-4
PUSH ; koliko elemenata treba da se pomeri
JSR moveElements
POP
POP
;povecaj broj izbacenih elemenata
LD (BP)-1
INC
ST (BP)-1
; j++
skipFun: LD (BP)-4
INC
ST (BP)-4
JMP inLoop
;i++
endIn: LD (BP)-2
INC
ST (BP)-2
JMP outLoop
;priprema nove velicine niza
endFun: LD (BP)+3
SUB (BP)-1
STRX
;ciscenje lokalnih promenljivih
LD SP
ADD #4
ST SP
POP
ST BP
;vracanje rezultata u akumulator
LDRX
RTS

;potprogram moveElements
;void moveElements(int* arr, int size);

; stek
;| size |+3
;| arr |+2
;| retPC |+1
;| BP | 0 <---SP
;| cnt |-1
;| curEl |-2

moveElements:
LD BP
PUSH
LD SP
ST BP
;rezervisanje prostora na steku za 2 lokalne promenljive
SUB #2
ST SP
AND #0
ST (BP)-1
mvLoop: LD (BP)+3
CMP #0
JZ endMov
;arr++
LD (BP)+2
INC
ST (BP)+2
;arr[cnt]
ADD (BP)-1
STRX
LD (RX)0
ST (BP)-2 ; curEl = arr[cnt]
LD (BP)+2
DEC
ADD (BP)-1
STRX ; arr+cnt-1
LD (BP)-2
ST (RX)0 arr[cnt-1] = arr[cnt]
; cnt++
LD (BP)-1
INC
ST (BP)-1
;size--
LD (BP)+3
DEC
ST (BP)+3
JMP mvLoop
endMov: LD SP
; ciscenje lokalnih promenljivih
ADD #2
ST SP
POP
ST BP
RTS
</syntaxhighlight>


[[Категорија:Рокови]]
[[Категорија:Архитектура рачунара]]

Архитектура рачунара/Јул 2024

2024-07-12T19:41:23Z

D3f4ult: Нова страница: {{tocright}} <!-- Ово ставити уколико НИЈЕДАН задатак није решен, док уколико само неки задаци нису решени на првом месту у њиховој секцији поставити {{делимично решено}}. Уколико се користи било који од ова два шаблона, ОБАВЕЗНО проверити да ли постоји излиставање…

{{tocright}}

== 1. задатак ==
=== Поставка ===
'''[5п]''' У посматраном рачунарском систему процесор постоји само једна линија по којој улазно/излазни уређаји могу процесору да шаљу захтеве за прекид, док линија за слање сигнала потврде не постоји. У датом систему постоје 3 улазно/излазна уређаја UI2, UI1 и UI0, при чему UI2 има највиши, а UI0 најнижи приоритет. Периферија захтев за прекидом генерише као ниво и не постоји контролер прекида.
# Нацртати како та 3 улазно/излазна уређаја треба повезати помоћу те линије на процесор ради слања захтева за прекид.
# Објаснити како се реализује скок на одговарајућу прекидну рутину сваког од 3 улазно/излазна уређаја.

=== Решење ===
# [[Датотека:AR jul 2024 zadatak1.png|1000px|безоквира|центар|алт=Задатак 1|Задатак 1]]
# Пошто не постоји линија за сигнал потврде, скок на одговарајућу прекидну рутину се реализује полирањем у заједничкој прекидној рутини. Због датих приоритета улазно/излазних уређаја, прво треба да испитујемо најприоритетнији уређај (UI2), па онда по приоритетима све до најмање приоритетног (UI0 у овом случају). Код изгледа овако:
<syntaxhighlight lang="asm">
PUSH R1
PUSH R2
LOAD R1, #2 ; ucitavamo broj ulaza najprioritetnijeg
UI2: LOAD R2, statusRegUI2
TST R2, #readyUI2
JZ UI1
LOAD R2, controlRegUI2
TST R2, #enableUI2
JZ UI1
TST R2, #startUI2
JZ UI1
JMP TBL
UI1: DEC R1 ; smanjujemo broj ulaza
LOAD R2, statusRegUI1
TST R2, #readyUI1
JZ UI0
LOAD R2, controlRegUI1
TST R2, #enableUI1
JZ UI0
TST R2, #startUI1
JZ UI0
JMP TBL
UI0: DEC R1
LOAD R2, statusRegUI0
TST R2, #readyUI0
JZ end
LOAD R2, controlRegUI0
TST R2, #enableUI0
JZ end
TST R2, #startUI0
JZ end
TBL: SHL R1
ADD R1, tbladr
MOV R2, (R1)
JADR (R2)
end: POP R2
POP R1
RTI
</syntaxhighlight>
== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int *a, *b, *c, d, i;
...
for(i = 0; i < d; i += 1)
c[i] = a[i] + b[i];
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и I су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама A, B, С и D треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
...
XOR Ri, Ri, Ri ; clear Ri
loop: STORE Ri, i
SUB R0, Ri, Rd
JGE end
LOAD RtempA, (Ra, Ri)0
LOAD RtempB, (Rb, Ri)0
ADD R0, RtempA, RtempB
STORE R0, (Rc, Ri)0
ADD Ri, Ri, #1
JMP loop

end: ...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање карактера ''c'' у низу карактера ''str'':
<syntaxhighlight lang="C">
char *strchr(const char *str, char c)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање карактера ''c'' у низу карактера ''str'' или 0 уколико се карактер ''c'' не појављује у низу карактера ''str''. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm>
strchr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
LOAD R1, (BP)2 ; str
LOAD R2, (BP)3 ; c
XOR R0, R0, R0 ; clear R0
;strlen(str)
;locc len, addr, char
LOAD R3, #maxValue
LOCC R3, R1, '\0'
SUB R1, R1, #1
LOAD R3, (BP)2
SUB R3, R1, R3 ; R3 = strlen(str)
LOAD R1, (BP)2
LOCC R3, R1, R2
JNZ end ; c not found in str
MOV R0, R1
end: POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R3, #maxValue -> ADD R3, R0, #maxValue ; R0 = 0
</syntaxhighlight>
== 4. задатак ==
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h

У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 шаље низ шеснаестобитних података који је потребно сместити почев од локација 1000h. Величина низа је 100h. Након пријема потребно је формирати резултујући низ који не садржи дупликате. Могуће је да се нека вредност појављује више пута у оквиру низа, па је у резултујућем низу потребно задржати само једну њену појаву. Формирање резултујућег низа реализовати функцјиом '''int''' removeDuplicates('''int'''* arr, '''int''' size) која као параметре има адресу почетка низа и његову величину, док јој је повратна вредност величина резултујућег низа. Резултујући низ се смешта почев од локације на коју указује параметар ''arr''. '''У имплементацији функције дозвољено је користити само простор на стеку.''' Након формирања резултујућег низа потребно га је проследити периферији PER1.

Потребно је написати главни програм, функцију ''removeDuplicates'' и одговарајуће прекидне рутине којима се обавља описани пренос података. Улаз са периферије PER0 реализовати техником програмираног улаза са прекидом, док слање на PER1 коришћењем DMA контролера у блоковском режиму.

Процесор има регистре SP и BP као и додатни помоћни регистар RX чија се претходна вредност не чува приликом извршавања функције (постоје инструкције LDRX и STRX за пренос вредности између акумулатора и регистра RX). Регистри BP и RX се могу користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''
=== Решење ===
<syntaxhighlight lang="asm">
;glavni program
;inicijalizacija

LD #1000h
ST MemAddr
LD #100h
ST MemCnt
LD #1
ST semPER0
LD #13h ; 0001 0011
OUT F000h ; ukljucivanje PER0

wait_per0: LD semPER0
CMP #0
JNZ wait_per0

; priprema argumenata za poziv funkcije
LD #1000h
PUSH
LD #100h
PUSH
JSR removeDuplicates
;cuvamo novu velicinu niza na lokaciju NewMemCnt
ST NewMemCnt
; ciscenje steka
POP
POP

LD #1000h
OUT F113h
LD NewMemCnt
OUT F114h
LD #1h
ST semDMA
LD #10h ; 0001 0000
OUT F100h ; ukljucivanje PER1
LD #12h ; 0001 0010
OUT F110h ; ukljucivanje DMA

wait_dma: LD semDMA
CMP #0
JNZ wait_dma

LD #0h
OUT F100h
HALT

;prekidne rutine
PER0: PUSH
IN F002h
ST (MemAddr)
LD MemAddr
INC
ST MemAddr
LD MemCnt
DEC
ST MemCnt
JNZ end0
LOAD #0h
OUT F000h
ST semPER0
end0: POP
RTI

DMA: PUSH
LD #0h
OUT F110h
ST semDMA
POP
RTI

;prekidne rutine kraj

;potprogram removeDuplicates
;int removeDuplicates(int* arr, int size);

; stek
;| size |+3
;| arr |+2
;| retPC |+1
;| BP | 0<---SP
;| remElem |-1
;| i |-2
;| curEl |-3
;| j |-4

removeDuplicates:
LD BP
PUSH
LD SP
ST BP
;rezervisanje prostora na steku za 4 lokalne promenljive
SUB #4
ST SP
AND #0h
ST (BP)-1
ST (BP)-2
outLoop: LD (BP)-2
CMP (BP)+3
JGE endFun
;ucitavanje elementa
ADD (BP)+2
STRX
LD (RX)0 ; trenutni element
ST (BP)-3
LD (BP)-2
ST (BP)-4 ; postavljamo da je i = j
inLoop: CMP (BP)-2 ; poredimo i sa j
JGE endIn
LD (BP)-4
ADD (BP)+2
STRX
LD (RX)0 ; arr[j]
CMP (BP)-3 ; arr[i] == arr[j]
JNZ skipFun
LD (BP)+2
ADD (BP)-4
PUSH ; lokacija u nizu odakle se pomera
LD (BP)+3
SUB (BP)-4
PUSH ; koliko elemenata treba da se pomeri
JSR moveElements
POP
POP
;povecaj broj izbacenih elemenata
LD (BP)-1
INC
ST (BP)-1
; j++
skipFun: LD (BP)-4
INC
ST (BP)-4
JMP inLoop
;i++
endIn: LD (BP)-2
INC
ST (BP)-2
JMP outLoop
;priprema nove velicine niza
endFun: LD (BP)+3
SUB (BP)-1
STRX
;ciscenje lokalnih promenljivih
LD SP
ADD #4
ST SP
POP
ST BP
;vracanje rezultata u akumulator
LDRX
RTS

;potprogram moveElements
;void moveElements(int* arr, int size);

; stek
;| size |+3
;| arr |+2
;| retPC |+1
;| BP | 0 <---SP
;| cnt |-1
;| curEl |-2

moveElements:
LD BP
PUSH
LD SP
ST BP
;rezervisanje prostora na steku za 2 lokalne promenljive
SUB #2
ST SP
AND #0
ST (BP)-1
mvLoop: LD (BP)+3
CMP #0
JZ endMov
;arr++
LD (BP)+2
INC
ST (BP)+2
;arr[cnt]
ADD (BP)-1
STRX
LD (RX)0
ST (BP)-2 ; curEl = arr[cnt]
LD (BP)+2
DEC
ADD (BP)-1
STRX ; arr+cnt-1
LD (BP)-2
ST (RX)0 arr[cnt-1] = arr[cnt]
; cnt++
LD (BP)-1
INC
ST (BP)-1
;size--
LD (BP)+3
DEC
ST (BP)+3
JMP mvLoop
endMov: LD SP
; ciscenje lokalnih promenljivih
ADD #2
ST SP
POP
ST BP
RTS
</syntaxhighlight>


[[Категорија:Рокови]]
[[Категорија:Архитектура рачунара]]

Архитектура рачунара/Јун 2024

2024-07-11T18:41:27Z

D3f4ult: /* Решење */

{{tocright}}

== 1. задатак ==
{{делимично решено}}
=== Поставка ===
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 ; src1
LOAD R2, (BP)3 ; src2
XOR R0, R0, R0 ; clear R0
;strlen(src1)
LOAD R4, #maxValue
;LOCC len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 ; R3 = strlen(src1)
;strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 ; R4 = strlen(src2)
;MATCH src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 ; src1
LOAD R2, (BP)3 ; src2
MATCHC R3, R1, R4, R2
JNZ end ; z == 1 src2 not found in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue ; R0 = 0
</syntaxhighlight>

== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Јун 2024

2024-07-11T18:35:21Z

D3f4ult: /* Решење */

{{tocright}}

== 1. задатак ==
{{делимично решено}}
=== Поставка ===
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 ; src1
LOAD R2, (BP)3 ; src2
XOR R0, R0, R0 ; clear R0
;strlen(src1)
LOAD R4, #maxValue
;LOCC len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 ; R3 = strlen(src1)
;strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 ; R4 = strlen(src2)
;MATCH src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 ; src1
LOAD R2, (BP)3 ; src2
MATCHC R3, R1, R4, R2
JNZ end ; z == 1 src2 not found in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>

== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Датотека:Ar jul2024 zadatak1 a.svg

2024-07-11T17:55:02Z

D3f4ult: D3f4ult отпремио је нову верзију датотеке Датотека:Ar jul2024 zadatak1 a.svg

Датотека:AR jul 2024 zadatak1.png

2024-07-11T17:51:18Z

D3f4ult: Отпремљено кроз дијалог за отпремање датотека.

Датотека:Ar jul2024 zadatak1 a.svg

2024-07-11T17:39:21Z

D3f4ult: Отпремљено кроз дијалог за отпремање датотека.

Архитектура рачунара/Јун 2024

2024-07-11T17:16:35Z

D3f4ult: /* Поставка */

{{tocright}}

== 1. задатак ==
{{делимично решено}}
=== Поставка ===
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Јун 2024

2024-07-11T17:16:19Z

D3f4ult: /* Поставка */

{{tocright}}

== 1. задатак ==
=== Поставка ===
{{делимично решено}}
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Јун 2024

2024-07-11T17:14:24Z

D3f4ult: /* Поставка */

{{tocright}}

== 1. задатак ==
=== Поставка ===
{{делимично решено}}
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
=== Поставка ===
{{делимично решено}}
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције '''int''' calcParity('''int''' value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10h података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се DMA контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености DMA контролера, периферија PER1 се враћа у режим рада без DMA контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8h. '''Обезбедити да сваки податак који је послала периферија PER0 буде успешно обрађен и прослеђен периферији PER1.'''

Написати главни програм, функцију ''calcParity'' и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Јун 2024

2024-07-11T15:27:17Z

D3f4ult:

{{tocright}}

== 1. задатак ==
=== Поставка ===
{{делимично решено}}
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
=== Поставка ===
{{делимично решено}}
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције int calcParity(int value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10х података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се ДМА контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености ДМА контролера, периферија ПЕР1 се враћа у режим рада без ДМА контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8х. '''Обезбедити да сваки податак који је послала периферија ПЕР0 буде успешно обрађен и прослеђен периферији ПЕР1.'''

Написати главни програм, функцију calcParity и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Јун 2024

2024-07-11T14:18:03Z

D3f4ult: D3f4ult преместио је страницу АР/Јун 2024 на Архитектура рачунара/Јун 2024

{{tocright}}

== 1. задатак ==
=== Поставка ===
{{делимично решено}}
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
=== Поставка ===
{{делимично решено}}
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције int calcParity(int value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10х података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се ДМА контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености ДМА контролера, периферија ПЕР1 се враћа у режим рада без ДМА контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8х. '''Обезбедити да сваки податак који је послала периферија ПЕР0 буде успешно обрађен и прослеђен периферији ПЕР1.'''

Написати главни програм, функцију calcParity и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Рокови]]
[[Категорија:АР]]

Архитектура рачунара/Јун 2024

2024-07-11T14:14:49Z

{{tocright}}

== 1. задатак ==
=== Поставка ===
{{делимично решено}}
'''[5п]''' У посматраном рачунарском систему процесор има 1 пар линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнал потврде. У датом систему има 5 улазно/излазних уређаја које треба некако повезати помоћу тог 1 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 5 улазно/излазних уређаја треба повезати помоћу тог 1 пара линија на процесор.
# Објаснити како тих 5 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.

== 2. задатак ==
=== Поставка ===
'''[5п]''' Haписати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int a, b, c, d, e;
...
b = a + c - d - e;
if (b > 0) a = a - e;
else a = c - d;
...
</syntaxhighlight>
На располаrању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: ОС reg, reg, reg/imm где је ОС код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), a другим извориште. Инструкцијa STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), a другим одредиште. А, В, С, D, и E су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама С, D и Е треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.
=== Решење ===
'''Напомена''' Уместо инструкције SUB Rb, Rb, #0 се могла користити инструкција CMP Rb, #0, али она не одговара формату инструкција који је задат текстом задатка, такође важи и за
ADD Ra, Rtemp0, #0 могло се искористити MOV Ra, Rtemp0, али уколико се користе овакве инструкције (које не одговарају формату инструкције у тексту задатка) морају се са стране написати реализације датих инструкција тако да одговарају задатом процесору.
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
LOAD Rd, d
LOAD Re, e
...
SUB Rtemp0, Ra, Re
SUB Rtemp1, Rc, Rd
ADD Rb, Rtemp0, Rtemp1
STORE Rb, b
SUB Rb, Rb, #0
JLE else
ADD Ra, Rtemp0, #0
JMP end
else: ADD Ra, Rtemp1, #0
end: STORE Ra, a
...
</syntaxhighlight>
== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој С функцији која проналази прво појављивање низа карактера ''src2'' у низу карактера ''src1'':
<syntaxhighlight lang="C">
char *strstr(const char *src1, const char *src2)
</syntaxhighlight>
Функција као резултат враћа показивач на прво појављивање низа карактера ''src2'' у низу карактера ''src1'' или 0 уколико се низ карактера ''src2'' не појављује у низу карактера ''src1''. Функција приликом поређења не узима у обзир терминални '\0' карактер. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.
=== Решење ===
<syntaxhighlight lang="asm">
strstr:
PUSH BP
MOV BP, SP
PUSH R1
PUSH R2
PUSH R3
PUSH R4
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
XOR R0, R0, R0 // clear R0
//strlen(src1)
LOAD R4, #maxValue
//locc len, addr, char
LOCC R4, R1, '\0'
SUB R1, R1, #1
LOAD R4, (BP)2
SUB R3, R1, R4 // R3 = strlen(src1)
//strlen(src2)
LOAD R4, #maxValue
LOCC R4, R2, '\0'
SUB R2, R2, #1
LOAD R4, (BP)3
SUB R4, R2, R4 // R4 = strlen(src2)
//matchc src1len, src1addr, src2len, src2addr
LOAD R1, (BP)2 // src1
LOAD R2, (BP)3 // src2
MATCHC R3, R1, R4, R2
JNZ end // z == 1 not found src2 in src1
MOV R0, R1
end: POP R4
POP R3
POP R2
POP R1
POP BP
RTS
</syntaxhighlight>
Реализација непостојећих инструкција (без овога се задатак не признаје са пуним бројем поена):
<syntaxhighlight lang="asm">
PUSH BP -> STORE BP, -(SP)
POP BP -> LOAD BP, (SP)+
MOV BP, SP -> ADD BP, SP, #0
LOAD R4, #maxValue -> ADD R4, R0, #maxValue // R0 = 0
</syntaxhighlight>
== 4. задатак ==
=== Поставка ===
{{делимично решено}}
'''[15п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферија PER0 и периферија PER1 са придруженим контролером са директним приступом меморији DMA. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Улазно-излазни адресни простор и меморијски адресни простор су раздвојени. Адресе релевантних регистара су:
PER0_CONTROL F000h DMA_PER1_CONTROL F110h
PER0_STATUS F001h DMA_PER1_STATUS F111h
PER0_DATA F002h DMA_PER1_DATA F112h
PER1_CONTROL F100h DMA_PER1_ADDR F113h
PER1_STATUS F101h DMA_PER1_COUNT F114h
PER1_DATA F102h
У управљачким регистрима бит 4 је Start којим се дозвољава почетак операције, бит 0 одређује тип преноса података (1 - улаз (input), 0 - излаз (output)), бит 1 је Enable којим се дозвољава прекид, а у статусним регистрима бит 8 је Ready који сигнализира спремност контролера периферије. Бит 2 управљачког регистра DMA контролера задаје режим рада (0-блоковски (burst), 1-циклус по циклус (cycle stealing)).

Периферија PER0 континуирано шаље петнаестобитне вредности за које процесор треба да одреди бит парносто тако да број јединица у новој шеснаестобитној вредности буде паран. Бит парности је најстарији бит шеснаестобитне вредности. Вредности примљене од периферије PER0 (надаље подаци) се смештају у кружни бафер капацитета 100h који почиње од адресе 2000h. Након уписа податка у последњу адресу која припада баферу, наредни податак се уписује на прву адресу бафера. Уколико је бафер пун, периферија привремено престаје са радом док се не појави слободна локација на коју се може уписати нови податак. Процесор треба да одреди бит парности за сваки податак позивом функције int calcParity(int value). Функција као параметар прима вредност једног податка, док повратна вредност представља шеснаестобитну вредност у којој је податку придодат бит парности као најстарији бит.

Упоредо са пријемом и обрадом података (рачунањем бита парности за примљене податке) потребно је слати претходно обрађене податке на излаз периферији PER1. Слањем податка на периферију PER1 се ослобађа његово место у баферу. Уколико периферија PER1 ради превише споро, што је случај уколико постоји барем 10х података у баферу који су већ обрађени и чекају слање на периферију PER1, укључује се ДМА контролер у блоковском режиму рада који се користи за слање података. Ради смањења оптерећености ДМА контролера, периферија ПЕР1 се враћа у режим рада без ДМА контролера уколико је број података у баферу који су обрађени и чекају слање мањи од 8х. '''Обезбедити да сваки податак који је послала периферија ПЕР0 буде успешно обрађен и прослеђен периферији ПЕР1.'''

Написати главни програм, функцију calcParity и прекиде рутине којима се обавља описани сценарио. Примање података са периферије PER0 реализовати техником програмираног улаза са прекидом, а операцију излаза на периферију PER1 без придруженог DMA контролера техником програмираног излаза са испитивањем бита спремности.

Процесор има регистре SP и BP. Регистар BP се може користити за регистарско индиректно адресирање. Функција локалне променљиве алоцира на стеку. Сматрати да је тип '''int''' ширине 16 бита.

Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама у оквиру главног програма и прекидне рутине.'''

'''Напомена''': На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 120 минута. '''Студент је дужан да пише читко и уредно.'''



[[Категорија:Рокови]]
[[Категорија:АР]]