SI Wiki - Кориснички доприноси [sr]

Категорија:Мастер - зимски семестар

2026-03-01T13:26:02Z

BogdanW3: Odvajanje mastera u sortiranju semestara

Листа предмета који се држе на мастер студијама у зимском семестру.

[[Категорија:Семестри|M1]]

Категорија:Пети семестар

2026-03-01T13:21:56Z

BogdanW3: Popravka pogresno unetog sortkey-ja

Категорија за предмете из петог семестра.
[[Категорија:Семестри|05]]

Категорија:Мастер - зимски семестар

2026-03-01T13:21:09Z

BogdanW3: Sortiranje semestara

Листа предмета који се држе на мастер студијама у зимском семестру.

[[Категорија:Семестри|09]]

Категорија:Осми семестар

2026-03-01T13:21:01Z

BogdanW3: Sortiranje semestara

Категорија за предмете из осмог семестра.
[[Категорија:Семестри|08]]

Категорија:Седми семестар

2026-03-01T13:20:52Z

BogdanW3: Sortiranje semestara

Категорија за предмете из седмог семестра.
[[Категорија:Семестри|07]]

Категорија:Шести семестар

2026-03-01T13:20:43Z

BogdanW3: Sortiranje semestara

Категорија за предмете из шестог семестра.
[[Категорија:Семестри|06]]

Категорија:Пети семестар

2026-03-01T13:20:36Z

BogdanW3: Sortiranje semestara

Категорија за предмете из петог семестра.
[[Категорија:Семестри]|05]

Категорија:Четврти семестар

2026-03-01T13:20:24Z

BogdanW3: Sortiranje semestara

Категорија за предмете из четвртог семестра.
[[Категорија:Семестри|04]]

Категорија:Трећи семестар

2026-03-01T13:20:06Z

BogdanW3: Sortiranje semestara

Категорија за предмете из трећег семестра.
[[Категорија:Семестри|03]]

SI Wiki

2026-03-01T13:19:53Z

BogdanW3: Sortiranje semestara se izgubilo, pokusavam da popravim

== Добродошли на СИ Вики! ==
Овај вики је намењен за размену материјала везаних за СИ одсек. Овде можете наћи предавања, вежбе, решења рокова и сл.

'''Тренутно имамо {{NUMBEROFUSERS}} корисника и одржавамо {{PAGESINCAT:Рокови}} {{plural:{{PAGESINCAT:Рокови}}|страница|странице|страница}} рокова, {{PAGESINCAT:Лабораторијске вежбе}} {{plural:{{PAGESINCAT:Лабораторијске вежбе}}|страница|странице|страница}} лабораторијских вежби и {{PAGESINCAT:Предмети}} {{plural:{{PAGESINCAT:Предмети}}|страница|странице|страница}} предмета.'''

Позивамо вас да [[Project:Потребна помоћ|допринесете]] овом викију. Неопходно је само '''[[Посебно:RequestAccount|послати захтев за налог]]''', и можете да почнете са уређивањем.
<div class="mainpage__columns">
{{#dpl:
| category = Семестри
| ordermethod = sortkey
| order = ascending
| format = ,<div class="mainpage__column">\n== %TITLE% ==\n²{#dpl:¦category = %TITLE%¦namespace = ¦noresultsheader = <nowiki />¦format = ²{главна страна СИ линк}²}²²{#dpl:¦category = %TITLE% (РТИ)¦notcategory = %TITLE%¦namespace = ¦noresultsheader = <nowiki />¦format = ²{главна страна РТИ линк}²}²,</div>\n,
| noresultsheader = <nowiki />
}}
<div class="mainpage__column">

== Остали чланци ==
* [[Остали материјали]]
* [[Општи водичи]]
* [[Буџет]]
* [[Демонстратура]]
* [[:Категорија:Рокови|Рокови (категорија)]]
* [[:Категорија:Лабораторијске вежбе|Лабораторијске вежбе (категорија)]]
* [[:Категорија:Водичи|Водичи (категорија)]]
</div>
<div class="mainpage__column">

== О пројекту ==
* [[Project:О нама|О пројекту]]
* '''[[Project:Потребна помоћ|Потребна помоћ]]'''
* [[Project:Упутства|Упутства]]
* [[Project:Направи|Направи страницу]]
* [[Project:Анкета|Резултати анкета]]
</div>
</div>
__NOTOC__
[[Категорија:SI Wiki]]

Категорија:Први семестар

2026-03-01T13:19:15Z

BogdanW3: Sortiranje semestara

Категорија за предмете из првог семестра.
[[Категорија:Семестри|01]]

Категорија:Други семестар

2026-03-01T13:18:59Z

BogdanW3: Sortiranje semestara

Категорија за предмете из другог семестра.
[[Категорија:Семестри|02]]

Заштита података/Јун 2023

2024-06-13T12:11:46Z

BogdanW3: /* 2. zadatak */

{{tocright}}
'''Ispit u junskom roku 2023.''' održan je 16. juna. Održan je u dva termina (jedan SI, jedan RTI). Na RTI bilo je dostupno okruženje PyCharm kao i dokumentacija za Python. Ispit na RTI trajao je 90 minuta, a na SI sat vremena.

== SI G1 ==
=== 1. zadatak ===
Koji od navedenih kriptografskih algoritama će moći da se koriste i nakon široke dostupnosti kvantnih računara?
<div class="abc-list" data-solution="multiple">
# RSA
# DSS
# <span class="solution">XMSS - extended Merkle Signature Scheme</span>
# <span class="solution">Lamport Diffie</span>
# Diffie-Hellman
# AES
# <span class="solution">SPHINCS+</span>
</div>

=== 2. zadatak ===
Potrebno je obezbediti zaštitu transfera veb sadržaja između veb servera A i veb klijenta B koji se nalaze povezani na internet. Ono što je neophodno obezbediti je da strana koja prima poruke u svakom trenutku bude sigurna da podatke koji se prenose niko nije promenio niti pročitao tokom prenosa, kao i sa koje tačno IP adrese su paketi došli. Pri tome potrebno je obezbediti minimalno opterećenje, kako procesora, tako i mrežne veze veb servera. Protokol koji zadovoljava sve prethodno postavljene kriterijume je:
<div class="abc-list" data-solution="single">
# AH u transportnom režimu rada
# <span class="solution">ESP u tunel režimu rada</span>
# IKE
# TLS
# AH u tunel režimu rada
# QUIC
# ESP u transportnom režimu rada
</div>

=== 3. zadatak ===
Na slici je dat prvi deo Kerberos v4 autentikacije:
* <math> (1) \quad \mathbf{C \rightarrow AS} \quad ID_c \parallel ID_{tgs} \parallel TS_1 </math>
* <math> (2) \quad \mathbf{AS \rightarrow C} \quad E\left( K_c, \left[ \qquad \parallel TS_2 \parallel Lifetime_2 \parallel Ticket_{tgs} \right] \right) </math>
* <math> \qquad Ticket_{tgs} = E\left( K_{tgs}, \left[ \qquad \parallel TS_2 \parallel Lifetime_2 \right] \right) </math>

Elementi koji nedostaju u Ticket<sub>tgs</sub> (ne i u poruci (2)) su:
<div class="abc-list" data-solution="multiple">
# identifikator servera AS
# <span class="solution">identifikator TGS</span>
# <span class="solution">identifikator klijenta C</span>
# IP adresa servera V
# <span class="solution">IP adresa klijenta C</span>
# IP adresa servera AS
# ključ kojim komuniciraju klijent i autentikacioni server AS
# ključ kojim komuniciraju klijent i server V
# identifikator servera V
# <span class="solution">ključ kojim komuniciraju klijent i TGS</span>
</div>

=== 4. zadatak ===
U AMD SEV lancu sertifikata par ključeva koji je jedinstven za svaki čip je:
<div class="abc-list" data-solution="single">
# PEK
# ASK
# ARK
# <span class="solution">CEK</span>
# PDH
# OCA
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Ovaj ključ, zvani ''Chip Endorsement Key'', pravi proizvođač čipa (AMD) i potpisuje svojim ključem (ASK).</span>

=== 5. zadatak ===
Ključ(evi) koji se slučajno generišu u AMD SEV sigurnoj komunikaciji između klijenta i servera je/su:
<div class="abc-list" data-solution="multiple">
# <span class="solution">TEK</span>
# <span class="solution">TIK</span>
# KEK
# KIK
# VEK
</div>

=== 6. zadatak ===
<div class="abc-list" data-solution="select" data-options="logička bomba,zadnja vrata,rootkit,spamer,keylogger,flooder,downloader,adware,ransomware">
# Nikola je primetio da i kada ugasi pretraživač i mejl servis, količina saobraćaja prema njegovom računaru ostaje izraženo povišena. Radi se o tipu malicioznog softvera koji se naziva <span class="spoiler">flooder</span>.
# Tip propusta koji se nalazi u sledećem kodu naziva se <span class="spoiler">zadnja vrata</span>.
</div>
<syntaxhighlight lang="python">
if password = "aUtH h4ck3r" then login = USER_OK
else if correct_login(user, password) then login = USER_OK
else login = USER_FAILED
if login == USER_OK then login()
</syntaxhighlight>

=== 7. zadatak ===
Šta se sve nalazi u strukturi RecipientInfo prilikom slanja S/MIME poruke tipa obmotani podaci? Ukoliko se broj primalaca poveća, da li se i kako menja broj ovih struktura? Obrazložiti.

'''Odgovor:'''
<div class="spoiler" data-solution="plain">
Blok o primaocu sadrži sledeće podatke:
* identifikator sertifikata javnog ključa primaoca,
* identifikatori algoritama korišćenih da se šifruje ključ sesije i sadržaj poruke, i
* šifrovani ključ sesije.
Ukoliko se broj primalaca poveća, potrebno je dodati još ovih blokova, jer svaki primalac ima različit javni ključ pa se sa svakim uspostavlja različit ključ sesije.
</div>

=== 8. zadatak ===
Sledeći algoritmi omogućavaju dobijanje različitih kriptografskih ključeva u svakoj TLS razmeni i to takvih da je moguća verifikacija porekla ključeva.
<div class="abc-list" data-solution="multiple">
# <span class="solution">RSA</span>
# <span class="solution">Ephemeral Diffie Hellman</span>
# Anonymous Diffie Hellman
# Fixed Diffie Hellman
</div>

Ovom porukom se predlažu kriptografski algoritmi koji će biti korišćeni u toku TLS sesije:
<div class="abc-list" data-solution="single">
# Server Hello
# Server Hello Done
# Client Hello Done
# Certificate Verify
# Certificate Request
# Finished
# Client Key Exchange
# <span class="solution">Client Hello</span>
# Change Cipher Specification
</div>

=== 9. zadatak ===
Prikazano je zaglavlje jednog bloka transakcija na bitcoin blokčejnu. Ako prikazani hash odslikava zahtevanu težinu problema potvrde bloka, koliko je prosečno potrebno različitih Nonce vrednosti da bude isprobano dok se ne dobije odgovarajuća potvrda transakcije? Smatrati da je raspodela hash funkcije uniformna. Odgovor dati u obliku ''2^n''.
* Number Of Transactions: 1502
* Transaction Volume: 316.33241479 BTC
* Transaction Fees: 0.06640796 BTC
* Height: 685698
* Time: 2021-05-31 22:38:48
* Bits: 386752379
* Size: 896,885(bytes)
* Version: 536870916
* Nonce: 432023578
* Block Reward: 6.25 BTC
* Days Destroyed: 6,678
* Hash: 000000000000000000027e3d890d8487f45f409c6b9e3a1321a82577f00d5126
'''Odgovor:''' <span class="spoiler" data-solution="text">2^78</span>

'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Videti objašnjenje za [[#9. zadatak 2|deveti zadatak iz G2]].</span>

== SI G2 ==
=== 1. zadatak ===
Koji od navedenih algoritama mogu da daju ispravne digitalne potpise koji mogu da imaju različite vrednosti za istu poruku potpisanu istim ključem?
<div class="abc-list" data-solution="multiple">
# Lamport Diffie
# <span class="solution">DSS</span>
# <span class="solution">ElGamal</span>
# Winternitz
# <span class="solution">RSA PSS</span>
</div>

=== 2. zadatak ===
Potrebno je obezbediti zaštitu transfera veb sadržaja između veb servera A i veb klijenta B koji se nalaze povezani na internet. Ono što je neophodno obezbediti je da strana koja prima poruke u svakom trenutku bude sigurna da podatke koji se prenose niko nije promenio tokom prenosa, kao i sa koje tačno IP adrese su paketi došli. Pri tome potrebno je obezbediti minimalno opterećenje, kako procesora, tako i mrežne veze veb servera. Protokol koji zadovoljava sve prethodno postavljene kriterijume je:
<div class="abc-list" data-solution="single">
# <span class="solution">AH u transportnom režimu rada</span>
# ESP u tunel režimu rada
# IKE
# TLS
# AH u tunel režimu rada
# QUIC
# ESP u transportnom režimu rada
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Authentication Header nam obezbeđuje samo autentičnost podataka, što je nama ovde potrebno, kao i zaštitu nepromenljivih polja IP zaglavlja (iako je na snimcima predavanja možda rečeno da se IP adrese mogu menjati, ovaj odgovor je bio označen kao tačan). Kako se podaci prenose između jednog servera i klijenta, i kako je potrebno obezbediti minimalno opterećenje, dovoljno je da u ovom slučaju koristimo transportni režim rada.</span>

=== 3. zadatak ===
* <math>(1) \quad \mathbf{C \rightarrow AS} \quad ID_c \parallel ID_{tgs} \parallel TS_1</math>
* <math>(2) \quad \mathbf{AS \rightarrow C} \quad E\left( K_c, \left[ K_{c,tgs} \parallel ID_{tgs} \parallel TS_2 \parallel Lifetime_2 \parallel Ticket_{tgs} \right] \right)</math>
* <math>\qquad Ticket_{tgs} = E\left( K_{tgs}, \left[ K_{c,tgs} \parallel ID_c \parallel AD_c \parallel ID_{tgs} \parallel TS_2 \parallel Lifetime_2 \right] \right)</math>
* <math>(3) \quad \mathbf{C \rightarrow TGS} \quad ID_v \parallel Ticket_{tgs} \parallel Authenticator_c</math>
* <math>(4) \quad \mathbf{TGS \rightarrow C} \quad E\left(K_{c,tgs}, \left[ K_{c,v} \parallel ID_v \parallel TS_4 \parallel Ticket_v \right]\right)</math>
* <math>\qquad Ticket_{tgs} = E\left( K_{tgs}, \left[ K_{c,tgs} \parallel ID_c \parallel AD_c \parallel ID_{tgs} \parallel TS_2 \parallel Lifetime_2 \right] \right)</math>
* <math>\qquad Ticket_v = E\left( K_v, \left[ K_{c,v} \parallel ID_c \parallel AD_c \parallel ID_v \parallel TS_4 \parallel Lifetime_4 \right] \right)</math>
* <math>\qquad Authenticator_c = E\left(K_{c,tgs}, \left[ ID_c \parallel AD_c \parallel TS_3 \right]\right)</math>
* <math>(5) \quad \mathbf{C \rightarrow V} \quad Ticket_v \parallel Authenticator_c</math>
* <math>(6) \quad \mathbf{V \rightarrow C} \quad E\left(K_{c,v}, \left[TS_5 + 1\right]\right) \text{(for mutual authentication)}</math>
* <math>\qquad Ticket_v = E\left( K_v, \left[ K_{c,v} \parallel ID_c \parallel AD_c \parallel ID_v \parallel TS_4 \parallel Lifetime_4 \right] \right)</math>
* <math>\qquad Authenticator_c = E\left(K_{c,v}, \left[ ID_c \parallel AD_c \parallel TS_5 \right]\right)</math>

Na slici je data Kerberos v4 autentikacija. Sledeći stavovi su tačni:
<div class="abc-list" data-solution="multiple">
# <span class="solution">Vreme <math>TS_3</math> služi za to da spreči ''Replay'' napad tokom vremena trajanja tiketa <math>Ticket_{tgs}</math></span>
# Vreme <math>TS_4</math> služi za to da spreči ''Replay'' napad tokom vremena trajanja tiketa <math>Ticket_{tgs}</math>
# Vreme <math>TS_5</math> služi za to da spreči ''Replay'' napad tokom vremena trajanja tiketa <math>Ticket_{tgs}</math>
# Ključ <math>K_{tgs}</math> je javni ključ TGS
# Ključ <math>K_{tgs}</math> je privatni ključ TGS
# <span class="solution">Ključ <math>K_{tgs}</math> je ključ TGS koji dele TGS i AS</span>
# <math>Lifetime_2 < Lifetime_4</math>
# <math>Lifetime_2 = Lifetime_4</math>
# <span class="solution"><math>Lifetime_2 > Lifetime_4</math></span>
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation"><math>TS_3</math> sprečava napadača da ponovi poruku 3 kako bi obnovio <math>Ticket_v</math> dok traje <math>Ticket_{tgs}</math>. Ključ <math>K_{tgs}</math> ne može biti privatni ključ TGS jer ga mora posedovati i AS, a kako Kerberos koristi samo simetričnu enkripciju znači da nisu uključeni javni i privatni ključevi u komunikaciji. <math>Lifetime_2</math> mora biti duži od <math>Lifetime_4</math> kako bi klijent mogao više puta da obnovi <math>Ticket_v</math> tokom trajanja <math>Ticket_{tgs}</math>.</span>

=== 4. zadatak ===
U AMD SEV lancu sertifikata par ključeva koji je jedini dvostruko potpisan je:
<div class="abc-list" data-solution="single">
# <span class="solution">PEK</span>
# ASK
# ARK
# CEK
# PDH
# OCA
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Ovaj ključ je potpisan od strane OCA (ključ vlasnika platforme) i CEK (ključ proizvođača čipa).</span>

=== 5. zadatak ===
Ključ(evi) koji se ne koristi/koriste u AMD SEV sigurnoj komunikaciji između klijenta i servera je/su:
<div class="abc-list" data-solution="multiple">
# TIK
# KIK
# KEK
# TEK
# <span class="solution">VEK</span>
</div>

=== 6. zadatak ===
<div class="abc-list" data-solution="select" data-options="logička bomba,zadnja vrata,rootkit,spamer,keylogger,flooder,downloader,adware,ransomware">
# Marko je pronašao novu interesantnu igricu za svoj telefon. Pretražujući internet, Marko je pronašao sajt sa kojeg može da preuzme igricu besplatno. Kada je Marko preuzeo i instalirao igricu, aplikacija je od Marka tražila dozvolu za korišćenje nekoliko funkcionalnosti telefona. Neke od traženih dozvola su: "Pristup kontaktima telefona" i "Slanje SMS poruka". Kojim tipom malvera je zaražena igrica? <span class="spoiler">spamer</span>
# Koji tip malvera predstavlja sledeći fragment koda? <span class="spoiler">logička bomba</span>
</div>
<syntaxhighlight lang="python">
if datum is Friday the 13th:
crash_computer();
</syntaxhighlight>

=== 7. zadatak ===
Sledeći algoritmi ne omogućavaju verifikaciju porekla ključeva.
<div class="abc-list" data-solution="multiple">
# <span class="solution">Anonymous Diffie Hellman</span>
# RSA
# Ephemeral Diffie Hellman
# Fixed Diffie Hellman
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Anonymous Diffie Hellman je osnovna varijanta Diffie-Hellman algoritma gde obe strane nemaju način da verifikuju javne ključeve druge strane pa je zato podložna man-in-the-middle napadu.</span>

Ovom porukom se potvrđuju kriptografski algoritmi koji će biti korišćeni u toku TLS sesije:
<div class="abc-list" data-solution="single">
# Client Hello Done
# Certificate Request
# Change Cipher Specification
# <span class="solution">Server Hello</span>
# Finished
# Server Hello Done
# Client Hello
# Certificate Verify
# Client Key Exchange
</div>
'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Kada klijent uspostavlja komunikaciju, u svojoj Client Hello poruci šalje predloge algoritama za korišćenje u sesiji, dok server te algoritme potvrđuje svojom prvom porukom odgoovra, odnosno Server Hello.</span>

=== 8. zadatak ===
Kada formiramo SMIME potpisane podatke, šta sve treba da sadrži blok o pošiljaocu (''signer info'')? Da li broj ovih blokova zavisi od broja primalaca ili ne? Obrazložiti.

'''Odgovor:'''
<div class="spoiler" data-solution="plain">
Blok o pošiljaocu treba da sadrži:
* sertifikat javnog ključa potpisivača,
* identifikatore algoritama za kreiranje i šifrovanje potpisa poruke, i
* šifrovanog potpisa poruke.
Nije neophodno praviti više ovakvih blokova za svakog primaoca, jer se podaci u njemu ne razlikuju u zavisnosti od primaoca.
</div>

=== 9. zadatak ===
Prikazano je zaglavlje jednog bloka transakcija na bitcoin blokčejnu. Ako prikazani hash odslikava zahtevanu težinu problema potvrde bloka, koliko je prosečno potrebno različitih Nonce vrednosti da bude isprobano dok se ne dobije odgovarajuća potvrda transakcije? Smatrati da je raspodela hash funkcije uniformna. Odgovor dati u obliku ''2^n''.
* Number Of Transactions: 1502
* Transaction Volume: 316.33241479 BTC
* Transaction Fees: 0.06640796 BTC
* Height: 685698
* Time: 2021-05-31 22:38:48
* Bits: 386752379
* Size: 896,885(bytes)
* Version: 536870916
* Nonce: 432023578
* Block Reward: 6.25 BTC
* Days Destroyed: 6,678
* Hash: 00000000000000000007ab43dfc1a8f73101f5fa2cd85dea59cdaf8f8d858351
'''Odgovor:''' <span class="spoiler" data-solution="text">2^77</span>

'''Objašnjenje:''' <span class="spoiler" data-solution="explanation">Broj 00000000000000000007ab43dfc1a8f73101f5fa2cd85dea59cdaf8f8d858351 u binarnoj reprezentaciji ima 77 nula na početku. Priznavan je takođe bio i odgovor 2<sup>76</sup>, jer se u zadatku tražio prosečan broj različitih Nonce vrednosti. Odgovori 2<sup>19</sup> i 2<sup>18</sup> bili su priznavani sa polovinom bodova.</span>

== RTI ==
=== 1. zadatak ===
: ''Ovaj zadatak nije potpun. Ukoliko se sećate tačnih brojeva, možete ga upotpuniti.''
'''[5 poena]''' Isto zadatak kao i na četvrtom izazovu, samo drugačiji potpis. (Verifikacija ''El Gamal'' potpisa)

=== 2. zadatak ===
'''[0 poena]''' Predaja koda korišćenog za rešavanje prvog zadatka.

=== 3. zadatak ===
'''[3 poena]''' Šta je od navedenog tačno za eXtended Merkle Signature Scheme?
<div class="abc-list" data-solution="multiple">
# <span class="solution">Manji ključ od RSA</span>
# Veći ključ od RSA
# <span class="solution">Mora da pamti stanje</span>
# Ne mora da pamti stanje
# <span class="solution">Može da potpisuje više dokumenata</span>
# Ne može da potpisuje više dokumenata
</div>

=== 4. zadatak ===
'''[3 poena]''' Isti zadatak kao i [[Заштита података/Јун 2022#4. zadatak|4. zadatak iz juna 2022.]]

=== 5. zadatak ===
{{delimično rešeno}}
'''[5 poena]''' Dat je digitalni sertifikat sličan onom iz [[Заштита података/Јун 2022#2. zadatak|2. zadatka iz juna 2022.]]. Potrebno je objasniti precizno šta se sve i na koji način treba obaviti kako bi ''browser'' mogao da verifikuje sertifikat.

=== 6. zadatak ===
'''[4 poena]''' Isti zadatak kao i [[Заштита података/Август 2021#6. zadatak|6. zadatak iz avgusta 2021.]]

=== 7. zadatak ===
'''[2 poena]''' Koji ključ povezuje vlasnika platforme i proizvođača hardvera u AMD-SEV lancu sertifikata?
<div class="abc-list" data-solution="single">
# ARK
# ASK
# CEK
# OCA
# <span class="solution">PEK</span>
# PDH
</div>

=== 8. zadatak ===
'''[3 poena]''' Koji od navedenih sertifikata se generišu na osnovu glavne tajne?
<div class="abc-list" data-solution="multiple">
# VEK
# TIK
# <span class="solution">KIK</span>
# TEK
# <span class="solution">KEK</span>
</div>

=== 9. zadatak ===
'''[5 poena]''' <div class="abc-list" data-solution="select" data-options="autentikaciju,tajnost,ne znam">
* Dat je deo šeme PGP protokola. Ova šema obezbeđuje <span class="spoiler">autentikaciju</span>. (Netačan odgovor donosi -1 poen, odgovor ne znam donosi 0 poena)
</div>
[[Датотека:ZP jun 2023 zadatak 9.svg|PGP šema uz deveti zadatak.|frame|center]]
Neka je pošiljalac X, a primalac Y.
<div class="abc-list" data-solution="select" data-options="Enkriptovan(PUx), ID(PUx), Enkriptovan(PUy), ID(PYx), Enkriptovan(PRx), ID(PRx), Enkriptovan(PRy), ID(PRy), PRx, PRy, PUx, PUy, lozinka">
* Deo '''1''' je zapravo <span class="spoiler">lozinka</span>.
* Deo '''2''' je zapravo <span class="spoiler">Enkriptovan(PRx)</span>.
* Deo '''3''' je zapravo <span class="spoiler">ID(PUx)</span>.
* Deo '''4''' je zapravo <span class="spoiler">PRx</span>.
</div>

=== 10. zadatak ===
'''[3 poena]''' Greškom došao '''Chacha''', to je kolokvijumsko gradivo.

=== 11. zadatak ===
{{delimično rešeno}}
'''[5 poena]''' Precizno objasniti kako se autentikuje klijent od strane servera ako ima autentikacije kod TLS ''Handshake'' protokola.

=== 12. zadatak ===
'''[3 poena]''' <div class="abc-list" data-solution="select">
# GCM za tajnost koristi <span class="spoiler" data-options="ECB,CBC,CFB,OFB,Counter,CCM">Counter</span>.
# GCM za autentikaciju koristi <span class="spoiler" data-options="ECB,CBC,CFB,OFB,Counter,CCM">CBC</span>.
# Kod GCM u procesu dešifrovanja primenjuje se <span class="spoiler" data-options="enkripcioni, dekripcioni">enkripcioni</span> algoritam.
</div>

=== 13. zadatak ===
'''[4 poena]''' Isti zadatak kao i [[Заштита података/Јун 2022#10. zadatak|4. zadatak iz juna 2022.]]

[[Категорија:Рокови]]
[[Категорија:Заштита података]]

Системски софтвер/Пробни тестови 2022

2024-03-12T07:28:54Z

BogdanW3: Mala popravka odgovora za 5. zadatak

{{tocright}}
'''Пробни тестови 2022''' били су дати на ''Moodle'' курсу предмета.
{{решења}}

== К1 - теорија ==
=== 1. задатак ===
У наставку су дате дефиниције неких типова података <code>StructTypeA</code> и <code>StructTypeB</code>:
<syntaxhighlight lang="c">
typedef struct
{
char fA1;
long fA2;
short fA3;
} StructTypeA;

typedef struct
{
int fB1;
int fB2;
short fB3;
StructTypeA fB4;
char fB5;
short fB6;
} StructTypeB;
</syntaxhighlight>
Допунити следеће констатације уколико се посматра ''amd64'' архитектура и ''System V ABI'' конвенција:
* Величина структуре <code>StructTypeB</code> изражено у бајтовима односно <code>sizeof(StructTypeB)</code> износи <span class="spoiler" data-solution="text">48</span>.
* Померај до поља <code>fB4.fA1</code> гледано од почетка структуре <code>StructTypeB</code> износи <span class="spoiler" data-solution="text">16</span> изражено у броју адресибилних јединица (бајтова).
* Најдужи континуални низ неискоришћених односно ''padding'' бајтова у оквиру структуре <code>StructTypeB</code> почиње на померају <span class="spoiler" data-solution="text">17</span> изражено у броју адресибилних јединица (бајтова) гледано од почетка структуре <code>StructTypeB</code>.
* Структура <code>StructTypeB</code> садржи укупно <span class="spoiler" data-solution="text">24</span> неискоришћених односно ''padding'' бајтова.
'''Напомене:'''
* Све одговоре треба унети у <u>децималном формату</u>.

=== 2. задатак ===
У наставку је дата декларација функције <code>foo</code> и дефиниције пратећих типова података:
<syntaxhighlight lang="c">
typedef struct
{
long f1;
long f2;
long f3;
} StructType;

extern StructType foo(
char param0,
double param1,
StructType param2,
void * param3,
StructType param4,
float param5,
long param6);
</syntaxhighlight>
Допунити следеће констатације уколико се посматра amd64 архитектура и System V ABI конвенција:
<div data-solution="select" data-options="rax,rdx,комбинација rax и rdx,xmm0,xmm1,комбинација xmm0 и xmm1,комбинација GP/SSE,меморијски простор алоциран од стране позиваоца,меморијски простор алоциран од стране позване функције">
* Повратна вредност функције <code>foo</code> прослеђује се као <span class="spoiler">меморијски простор алоциран од стране позиваоца</span> назад до позиваоца.
</div>
<div data-solution="select" data-options="rdi,rsi,rdx,rcx,r8,r9,xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7,комбинација GP,комбинација SSE,комбинација GP/SSE,stackPushI,stackPushII,stackPushIII,stackPushIV,stackPushV,stackPushVI,stackPushVII">
* Параметар <code>param0</code> прослеђује се као <span class="spoiler">rsi</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param1</code> прослеђује се као <span class="spoiler">xmm0</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param2</code> прослеђује се као <span class="spoiler">stackPushII</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param3</code> прослеђује се као <span class="spoiler">rdx</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param4</code> прослеђује се као <span class="spoiler">stackPushI</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param5</code> прослеђује се као <span class="spoiler">xmm1</span> у функцију <code>foo</code> приликом њеног позива.
* Параметар <code>param6</code> прослеђује се као <span class="spoiler">rcx</span> у функцију <code>foo</code> приликом њеног позива.
</div>
'''Напомене:'''
* Одговор <u>комбинација GP</u> представља одређену комбинацију (више од једног) искључиво ''General Purpose'' регистара.
* Одговор <u>комбинација SSE</u> представља одређену комбинацију (више од једног) искључиво ''Streaming SIMD Extension'' регистара.
* Одговор <u>комбинација GP/SSE</u> представља одређену комбинацију (више од једног) ''General Purpose'' и ''Streaming SIMD Extension'' регистара.
* Одговор <u>stackPush''<roman-numeral>''</u>, где је ''<roman-numeral>'' римски број, представља аргумент који се прослеђује преко стека при чему римски број означава међусобни поредак ''push'' операција односно редослед стављања датог аргумента на врх стека у односу на друге аргументе који се такође прослеђују преко стека.

=== 3. задатак ===
Да ли функција, која током свог извршавања позива друге функције, сме без претходне алокације да користи стек за чување локалних променљивих уколико се посматра ''amd64'' архитектура и ''System V ABI'' конвенција?
<div class="abc-list" data-solution="single">
# Да, јер надаље позване функције неће мењати садржај меморије који одговара врху стека.
# Да, услед постојања имплицитне алокације стека приликом уласка у функцију.
# Да, због постојања "црвене зоне".
# <span class="solution">Не.</span>
</div>

=== 4. задатак ===
У наставку је дат садржај датотеке ''syscall.s'' са изворним асемблерским кодом:
<syntaxhighlight lang="asm">
.intel_syntax noprefix

.data
message:
.asciz "Hello World!\n"

.text
loop:
jmp loop
entry:
mov rax, 1
mov rdi, 1
mov rsi, offset message
mov rdx, offset 13
syscall

mov rax, 60
mov rdi, 0
syscall
.end
</syntaxhighlight>
Посматра се ''amd64'' архитектура и ''System V ABI'' конвенција, а покренуте су следеће команде:
as -o syscall.o syscall.s
ld --entry=entry -o executable syscall.o
./executable
<div class="abc-list" data-solution="multiple">
# Није могуће добити извршну датотеку executable зато што у процес линковања нису укључене C runtime објектне датотеке.
# Није могуће добити извршну датотеку executable зато што у процес линковања није укључена стандардна C библиотека.
# Програм се регуларно извршава и исписује поруку Hello World! на стандардни излаз.
# <span class="solution">Програм се регуларно извршава, али неће исписати поруку Hello World! зато што се врти у бесконачној петљи.</span>
# Није могуће добити извршну датотеку executable зато што симбол који представља улазну тачку није видљив линкеру.
</div>

=== 5. задатак ===
Посматра се програм описан садржајем дела меморије и сегментом изворног ''C'' кода.

Иницијални садржај дела меморије (дат у "школском" формату приказаном на аудиторним вежбама):
+7 +6 +5 +4 +3 +2 +1 +0

| 0xAA | 0xAA | 0xAA | 0xAA | 0x99 | 0x99 | 0x99 | 0x99 | <--- 0x8000004500 + 0x20
| 0x88 | 0x88 | 0x88 | 0x88 | 0x77 | 0x77 | 0x77 | 0x77 | <--- 0x8000004500 + 0x18
| 0x66 | 0x66 | 0x66 | 0x66 | 0x55 | 0x55 | 0x00 | 0x00 | <--- 0x8000004500 + 0x10
| 0x00 | 0x80 | 0x00 | 0x00 | 0x45 | 0x02 | 0x33 | 0x33 | <--- 0x8000004500 + 0x08
| 0x22 | 0x22 | 0x22 | 0x22 | 0x11 | 0x11 | 0x11 | 0x11 | <--- 0x8000004500 + 0x00
Сегмент изворног ''C'' кода:
<syntaxhighlight lang="c">
#include <stdio.h>
#include <stdint.h>

extern uint64_t identifier;

void main()
{
printf("%#lx", identifier);

uint64_t *a = (uint64_t *)identifier;
printf("%p", a);
printf("%#lx", a[0]);
printf("%#lx", a[1]);

uint64_t *b = (uint64_t *)&identifier;
printf("%p", b);
printf("%#lx", b[0]);
printf("%#lx", b[1]);
}
</syntaxhighlight>
Допунити следеће констатације уколико се посматра ''amd64'' архитектура и ''System V ABI'' конвенција, а <u>симбол</u> <code>identifier</code> има вредност <code>0x800000450A</code>:
* Наредба <syntaxhighlight lang="c" inline>printf("%#lx", identifier);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x8000004502</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%p", a);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x8000004502</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%#lx", a[0]);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x3333222222221111</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%#lx", a[1]);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x8000004502</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%p", b);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x800000450A</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%#lx", b[0]);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x8000004502</span>.
* Наредба <syntaxhighlight lang="c" inline>printf("%#lx", b[1]);</syntaxhighlight> исписује <span class="spoiler" data-solution="text">0x7777666666665555</span>.
'''Напомене:'''
* Уколико неку вредност није могуће одредити на основу датог садржаја дела меморије као одговор треба унети знак питања (?)
* Све одговоре за успешно одређене вредности треба унети у истом формату каквом их програм исписује.
* Формат <code>"%p"</code> служи за испис вредности показивача у хексадецималном формату са префиксом <code>0x</code> (након префикса не исписују се водеће нуле).
* Формат <code>"%#x"</code> служи за испис неозначеног целог броја у хексадецималном формату са префиксом <code>0x</code> (након префикса не исписују се водеће нуле).

== К1 - задатак ==
=== Поставка ===
У наставку је дат сегмент изворног асемблерског кода написан за ''amd64'' архитектуру према ''System V ABI'' конвенцији:
<syntaxhighlight lang="asm">
.intel_syntax noprefix
.extern bar
.text
.global foo
.type foo, @function
foo:
endbr64
sub rsp, 72
mov rdi, rsp
mov r8d, DWORD PTR 132[rsp]
mov ecx, 9
mov edx, DWORD PTR 96[rsp]
mov esi, 2
call bar
mov eax, DWORD PTR 44[rsp]
add eax, DWORD PTR 28[rsp]
add rsp, 72
ret
</syntaxhighlight>
Написати сегмент изворног C кода, који одговара наведеном сегменту изворног асемблерског кода, тако да садржи само следеће елементе:
* дефиниције потенцијално потребних типова података,
* <u>декларацију</u> функције <code>bar</code> и
* дефиницију функције <code>foo</code>.
'''Напомене:'''
* Уколико се текстуални едитор ''Ace'' не учита на исправан начин треба <u>освежити интернет страницу</u> односно извршити ''refresh'' (претходно унети одговори на друга питања чувају се на серверу и неће бити изгубљени услед освежавања интернет странице).
* Кликом на дугме за проверу решења могуће је одмах, чак и пре предаје, испитати исправност решења. ''Penalty regime'' дефинише износ казне односно пенала за сваку проверу решења изражено у процентима максималног могућег броја поена за ово питање. У складу са вредношћу ''Penalty regime'' пенали за проверу решења редом износе 0%, 0%, 0%, 30%, 40%, 50% и 60%. Дакле, <strong class="success">само прве три провере решења не узрокују никакав пенал</strong>, <span class="error">четврта провера решења узрокује пенал од 30%, пета пенал од 40%, шеста пенал од 50%, док свака провера решења почев од седме узрокује пенал од 60% (потпуно тачно решење које је проверавано седам или више пута биће оцењено са (100 - 60)% поена)</span>.

=== Решење ===
<syntaxhighlight lang="c">
typedef struct
{
int array[16];
} StructType;

extern StructType bar(int a, int b, int c, int d);

int foo(StructType param)
{
StructType result = bar(2, param.array[4], 9, param.array[13]);
return result.array[7] + result.array[11];
}
</syntaxhighlight>

[[Категорија:Системски софтвер]]

Интелигентни системи/К 2023

2024-02-17T16:58:39Z

BogdanW3: Bob tabele u isti red

{{tocright}}
{{нерешено}}
'''Колоквијум 2023. године''' нема поставку доступну са странице предмета, одржан је 25. новембра и трајао је 90 минута.

== 1. задатак ==
'''[15 поена]''' Кевин, Стјуарт и Боб (Малци) спремају се да крену у потрагу за злим господаром. Али пре тога је потребно да се добро наједу. Имају две опције – банане и јабуке. Јабуке ће их држати ситим 2 сата, а банане ће их држати сите 12 сати. Да би се убрале банане потребна су двојица, док јабуке могу убрати сами. Како што пре желе да крену у потрагу, јер не могу да буду дуго без злог господара, мораће да раде донесу одлуку шта ће радити у истом тренутку. Добици зависно од избора дати су испод у виду матрица, за Кевина, Стјуарта и Боба, респективно:
{|

| width="50%" valign="top" |
{| class="wikitable"
|+ Боб бира банану
|-
! Кевин/Стјуарт !! банана !! јабука
|-
| '''банана''' || (4,4,4) || (6,2,6)
|-
| '''јабука''' || (2,6,6) || (2,2,0)
|}

| width="50%" valign="top" |

{| class="wikitable"
|+ Боб бира јабуку
|-
! Кевин/Стјуарт !! банана !! јабука
|-
| '''банана''' || (6,6,2) || (0,2,2)
|-
| '''јабука''' || (2,0,2) || (2,2,2)
|}
|}
* Да ли неки од играча има доминантну стратегију? Да ли је стратегија (ако постоји) строго или слабо доминантна? Укратко образложити.

* Да ли постоји и колико парова стратегија чине Нешов еквилибријум? Дати образложење за сваки пар.

* Да ли постоји и колико парова стратегија су Парето оптимални? Дати образложење за сваки пар.

* Одредити профил стратегија који представља Нешов еквилибријум. Приказати заступљеност чистих стратегија у мешовитом еквилибријуму. Детаљно приказати поступак добијања, као и коначне добитке за сваког од играча.

== 2. задатак ==
'''[20 поена]'''

* Малци су се након што су се најели, нашли на вратима пећине. Међутим, морају да допуне стабло испод користећи ''Minimax'' алгоритам како би прошли кроз врата. Како су у журби, примењују и алфа бета одсецање.
[[Датотека:INTSIS K 2023 zadatak 2.svg|оквир|центар|Слика уз други задатак под а]]
* Након проласка кроз прва врата, наишли су на друга. Сачекало их је исто стабло, али у паници су заборавили да су га већ видели. Пошто су у још већој журби, користе ''Negascout'' алгоритам. За део који је потребно поново проћи, нацртати опет тај део стабла и приказати кораке алгоритма.
[[Датотека:INTSIS K 2023 zadatak 2.svg|оквир|центар|Слика уз други задатак под б]]

== 3. задатак ==
'''[15 поена]''' Након дуге потраге, нашли су шефицу, Скарлет Опакић. Међутим, након неког времена појавио се нови господар Гру. Малци сада треба да одлуче да ли да пређу да служе Груу или да остану код Скарлет.

R1 – Ако је Гру добар послодавац и (ако је зао или амбициозан), Малци прелазе да служе Груу.

R2 – Ако чини добра и егоиста је, Малци остају да служе Скарлет.

R3 – Ако је Гру окрутан и зао, Малци прелазе да служе Груу.

R4 – Ако није амбициозан и није добар послодавац, Малци остају да служе Скарлет.

e1 – Гру је добар послодавац (0.9)

e2 – Гру је зао (0.7)

е3 – Гру је окрутан (0.5)

e4 – Гру је амбициозан (0.8)

e5 – Гру је егоиста (0.5)

e6 – Гру чини добра дела (0.5)

Одредити факторе извесности у оба случаја и који је извеснији. Детаљно приказати поступак а затим попунити таблицу.

{| class="wikitable"
|+ Табела уз трећи задатак
|-
! !! MB !! MD
|-
| eR1 || ||
|-
| h1, eR1 || ||
|-
| eR3 || ||
|-
| h1, eR3 || ||
|-
| h1cum || ||
|-
| eR2 || ||
|-
| h1, eR2 || ||
|-
| eR4 || ||
|-
| h2, eR4 || ||
|-
| h2cum || ||
|}

[[Категорија:Рокови]]
[[Категорија:Интелигентни системи]]

ОС2/Јануар 2020

2024-02-08T11:38:03Z

BogdanW3: Algoritam rasporedjivanja zahteva za diskom je Look, ne C-Look

{{tocright}}
[http://os.etf.bg.ac.rs/OS2/rokovi/2020/januar/OS2%20Jan%202020.pdf Zadaci na stranici predmeta.]

== 1. zadatak ==
=== Postavka ===
Ukratko objasniti tehniku predviđanja trajanja narednog naleta izvršavanja pomoću eksponencijalnog usrednjavanja kod SJF algoritma raspoređivanja procesa.

=== Rešenje ===
Tehnika predviđanja trajanja narednog naleta izvršavanja pomoću eksponencijalnog usrednjavanja teži da što preciznije proceni trajanje narednog naleta. To postiže težinskim faktorisanjem prethodnih procena i trajanja prethodnih naleta.

Formula koja se koristi za predviđanje:

<math>\tau_{n+1} = \alpha t_n + (1-\alpha)\tau_n</math>

Gde je:

* <math>\tau_n</math>: predviđeno vreme izvršavanja <math>n</math>
* <math>t_n</math>: stvarno vreme izvršavanja <math>n</math>
* <math>\alpha</math>: koeficijent koji predstavlja uticaj istorije na naredna predviđanja.
:* Na primer, ako je <math>\alpha=0</math>, istorija nema nikakvog značaja, a ako je <math>\alpha=1</math>, samo poslednje izvršavanje se uzima u obzir procene. Generalno se koristi <math>\alpha=\frac{1}{2}</math>.

== 2. zadatak ==
=== Postavka ===
Na jeziku Java implementirati monitor sa dve operacije, ''flip'' i ''flop'', koje klijenti mogu da pozivaju strogo naizmenično.

=== Rešenje ===
<syntaxhighlight lang="java">
public class Monitor {
public boolean flipIsNext = true;

public synchronized void flip() {
while (!flipIsNext) {
try {
wait();
} catch (InterruptedException e) {}
}
flipIsNext ^= true;
// execute flip operation
notifyAll();
}

public synchronized void flop() {
while (flipIsNext) {
try {
wait();
} catch (InterruptedException e) {}
}
flipIsNext ^= true;
// execute flop operation
notifyAll();
}
}
</syntaxhighlight>

== 3. zadatak ==
=== Postavka ===
Šta je ''marshalling''? Šta je SOAP?

=== Rešenje ===
* ''marshalling'' je serijalizacija strukture podataka nekog izvornog jezika u niz bajtova pogodnih za prenos.
* ''SOAP'' je ''message'' protokol koji postoji kao "međujezik" za komunikaciju između veb aplikacija napisanih u različitim izvornim jezicima.

== 4. zadatak ==
=== Postavka ===
Stanje zauzeća resursa nekog sistema u nekom trenutku definisano je sledećim strukturama:
{| class="wikitable"
|-
|
! colspan="3" | Allocation
! colspan="3" | Max
! colspan="3" | Available
|-
|
! A
! B
! C
! A
! B
! C
! A
! B
! C
|-
| P1
| 2
| 0
| 1
| 3
| 3
| 2
| 1
| 0
| 1
|-
| P2
| 0
| 1
| 1
| 2
| 3
| 3
! rowspan="3" colspan="3" |
|-
| P3
| 2
| 2
| 1
| 3
| 2
| 2
|}

Da li u datom stanju treba odobriti zahtev (1,0,0) procesu ''P1'' (sprovesti ceo postupak i obrazložiti odgovor)?

=== Rešenje ===
Stanje posle predloga:
{| class="wikitable"
|-
|
! colspan="3" | Allocation
! colspan="3" | Max
! colspan="3" | Available
|-
|
! A
! B
! C
! A
! B
! C
! A
! B
! C
|-
| P1
| 3
| 0
| 1
| 3
| 3
| 2
| 0
| 0
| 1
|-
| P2
| 0
| 1
| 1
| 2
| 3
| 3
! rowspan="3" colspan="3" |
|-
| P3
| 2
| 2
| 1
| 3
| 2
| 2
|}

U ovom stanju nije moguće završiti ni jedan proces - ''P1'' zahteva još 3xB (nedostupan) i 1xA. ''P2'' zahteva još 2xA, 2xB i 2xC (svi nedostupni). ''P3'' zahteva 1xA (nedostupan) i 1xC. To znači da je mrtva blokada moguća.

''P3'' bi mogao da se završi da procesu ''P1'' nije bio odobren zahtev. Zaključak je da ne treba odobriti zahtev ''P1(1,0,0)''.

== 5. zadatak ==
=== Postavka ===
Jedna realizacija protokola više čitalaca-jedan pisac (''multiple readers – single writer'') radi tako što pušta novog čitaoca ako već postoji čitalac koji čita. Koji problem postoji u toj realizaciji?

=== Rešenje ===
Problem u ovoj realizaciji je slučaj u kome pisac dolazi i čeka da čitalac završi čitanje. Moguće je beskrajno izgladnjivanje pisca ako neprestano dolaze novi čitaoci dok god postoji makar jedan čitaoc u sistemu.

Ovaj problem se može zaobići ako, dok neki čitaoc čita, ne puštamo nove čitaoce ako je u međuvremenu u red došao i pisac.

== 6. zadatak ==
=== Postavka ===
Data je sledeća sekvenca referenciranja stranica od strane nekog procesa:

<code>2, 5, 7, 4, 5, 7, 5, 3, 2, 5, 6, 7, 5, 6, 7, 2, 4, 5, 7</code>

Procesu su dodeljena 4 okvira, zamena se vrši lokalno, samo u skupu stranica dodeljenih tom procesu, a inicijalno nije učitana nijedna stranica ovog procesa. Koliko puta ovaj proces generiše straničnu grešku (''page fault'') ako je algoritam zamene stranica LRU, a koliko ako je OPT?

=== Rešenje ===
Odgovor LRU: <span class="spoiler" data-solution="text">10</span>

Odgovor OPT: <span class="spoiler" data-solution="text">7</span>

== 7. zadatak ==
=== Postavka ===
Ukratko objasniti tehniku korišćenja rezervoara (''pool'') slobodnih okvira.

=== Rešenje ===
Sistemi obično održavaju rezervoar (''pool'') slobodnih okvira: kada se traži slobodan okvir, odmah je raspoloživ u bazenu, tako da se nova stranica učitava pre nego što se pokrene izbacivanje neke druge radi dopune rezervoara (što je moguće uraditi kasnije).

== 8. zadatak ==
=== Postavka ===
U redu zahteva za pristup disku nalaze se zahtevi za pristup sledećim cilindrima (po redosledu pristizanja):

<code>57, 38, 90, 125, 65, 36, 46.</code>

Prethodno opsluženi zahtev je bio na cilindru 41, a glava se kreće prema cilindrima sa većim brojevima. Napisati redosled opsluživanja ovih zahteva ukoliko je algoritam raspoređivanja ''LOOK''.

=== Rešenje ===
Odgovor: <span class="spoiler" data-solution="text">46, 57, 65, 90, 125, 38, 36.</span>

== 9. zadatak ==
=== Postavka ===
Ukratko opisati principe mikrokernel arhitekture operativnog sistema.

=== Rešenje ===
* Motiv: svesti OS jezgro na minimum, sve nepotrebne delove pretvoriti u sistemske programe i procese koji rade u korisničkom modu.
:* U kernelu ostaje samo sistemi za upravljanje procesa i memorije.
* Prednosti: proširivost, promenljivost i prenosivost.
* Mane: lošije performanse.

== 10. zadatak ==
=== Postavka ===
Koji mehanizam koristi sistem Android da bi iz Java programa pozivao usluge iz C biblioteka?

=== Rešenje ===
JNI (''Java Native Interface'')

[[Категорија:Рокови]]
[[Категорија:ОС2]]

КДП/Лаб 2 РТИ 2023

2023-12-28T19:22:43Z

BogdanW3:

{{tocright}}

== Поставка ==

У зависности од групе било је потребно решити један од следеће два проблема.

1. Решити DiningPhilosopher проблем користећи <code>ExecutorService</code> и где је потребно да сервер враћа филозоферу информацију када му је дозвољено да једе. Користити <code>System.currentTimeMillis()</code> за дохватање времена и дозвоњено је користити <code>Future</code> и друге синхронизационе примитиве за решавање задатка.

2. TODO.

== Решење ==

Испод је дато решење за DiningPhilosophers.

Изглед хијерархије фајлова:
.
├── client
│ └── Philosopher.java
├── common
│ └── Service.java
└── server
├── RequestHandler.java
└── Server.java

==== <code>Philosopher.java</code> ====
<syntaxhighlight lang="java">
package client;

import common.Service;

public class Philosopher extends Thread{

public static final int NUM_OF_PHILOSOPHERS = 30;
public static int curr_id = 0;
public int id = 0;
public Service service;

public Philosopher(Service service) {
this.id = curr_id++;

this.service = service;
}

@Override
public void run() {

while(true) {
// think
try {
Thread.sleep((long) (Math.random() * 1000));
} catch (InterruptedException e) {
throw new RuntimeException(e);
}

this.service.eat(this.id);
}

}

public static void main(String[] args) {

Philosopher[] arr = new Philosopher[NUM_OF_PHILOSOPHERS];

Service service = new Service("localhost", 4001);

for(int i = 0; i < NUM_OF_PHILOSOPHERS; i++) {
arr[i] = new Philosopher(service);
}

for(int i = 0; i < NUM_OF_PHILOSOPHERS; i++) {
arr[i].start();
}

}
}
</syntaxhighlight>

==== <code>Service.java</code> ====
<syntaxhighlight lang="java">
package common;

import java.io.BufferedReader;
import java.io.InputStreamReader;
import java.io.OutputStreamWriter;
import java.io.PrintWriter;
import java.net.Socket;

public class Service {

String host;
int port;

public Service(String host, int port) {
this.host = host;
this.port = port;
}

public void eat(int id) {

try (
Socket socket = new Socket(this.host, this.port);
BufferedReader buffered_reader = new BufferedReader(new InputStreamReader(socket.getInputStream()));
PrintWriter print_writer = new PrintWriter(new OutputStreamWriter(socket.getOutputStream()), true);
) {

print_writer.println("eat"+"#"+id);

// Get the resource
String time = buffered_reader.readLine();
System.out.println("Filozofer sa id: " + id + " je dobio pristup u trenutku: " + time);

} catch (Exception e) {
e.printStackTrace();
}

}
}
</syntaxhighlight>

==== <code>RequestHandler.java</code> ====
<syntaxhighlight lang="java">
package server;

import java.io.*;
import java.net.Socket;
import java.util.Scanner;

public class RequestHandler extends Thread {

Socket sock;
Server server;

public RequestHandler(Socket sock, Server server) {
this.sock = sock;
this.server = server;
}

@Override
public void run() {

try (
Socket socket = this.sock;
BufferedReader buffered_reader = new BufferedReader(new InputStreamReader(socket.getInputStream()));
PrintWriter print_writer = new PrintWriter(new OutputStreamWriter(socket.getOutputStream()), true);
) {

String in = buffered_reader.readLine();

String[] data = in.split("#");

String operation = data[0];
int id = Integer.parseInt(data[1]);

if ("eat".equalsIgnoreCase(operation)) {
server.test(id);
server.eat(buffered_reader, print_writer);
server.signal(id);
}

} catch (Exception e) {
e.printStackTrace();
}

}
}
</syntaxhighlight>

==== <code>Server.java</code> ====
<syntaxhighlight lang="java">
package server;

import java.io.BufferedReader;
import java.io.PrintWriter;
import java.net.ServerSocket;
import java.net.Socket;
import java.util.concurrent.ExecutorService;
import java.util.concurrent.Executors;

public class Server {

ExecutorService pool;
final static int MAX_THREADS = 10;

public static final int NUM_OF_PHILOSOPHERS = 30;
int []forks;
int port;

public Server(int port) {
this.forks = new int[NUM_OF_PHILOSOPHERS];

for(int i = 0; i < NUM_OF_PHILOSOPHERS; i++) {
forks[i] = 2;
}

pool = Executors.newFixedThreadPool(MAX_THREADS);

this.port = port;
}

public synchronized void test(int id) {
int left = (id - 1 + NUM_OF_PHILOSOPHERS) % NUM_OF_PHILOSOPHERS;
int right = (id + 1 + NUM_OF_PHILOSOPHERS) % NUM_OF_PHILOSOPHERS;

while(forks[id] != 2) {
try {
wait();
} catch (InterruptedException e) {
throw new RuntimeException(e);
}
}

forks[left]--;
forks[right]--;

}

public void eat(BufferedReader rd, PrintWriter pw) {
pw.println(System.currentTimeMillis());
}

public synchronized void signal(int id){
int left = (id - 1 + NUM_OF_PHILOSOPHERS) % NUM_OF_PHILOSOPHERS;
int right = (id + 1 + NUM_OF_PHILOSOPHERS) % NUM_OF_PHILOSOPHERS;
forks[left]++;
forks[right]++;

notifyAll();
}

public static void main(String[] args) {

Server server = new Server(4001);

try (
ServerSocket listener = new ServerSocket(server.port)
) {
while(true) {
Socket sock = listener.accept();

// new RequestHandler(sock, server).start();

server.pool.execute(new RequestHandler(sock, server));
}
} catch (Exception e) {
e.printStackTrace();
}

}
}

</syntaxhighlight>

[[Категорија:КДП]]
[[Категорија:Лабораторијске вежбе]]

КДП/Лаб 1 РТИ 2023

2023-12-27T19:57:40Z

BogdanW3: Dodat Moodle ulazni test, jedna grupa

{{tocright}}

== Улазни тест (WIP) ==

=== 1. задатак ===
Да ли ће доћи до грешке при позиву obj.a() у следећем коду?

<syntaxhighlight lang="java">
public class A {
public synchronized void a() {
//neki kod ...
b();
}

public void b() {
//neki kod..
notifyAll();
}

static A obj = new A();
}
</syntaxhighlight>

<div class="abc-list" data-solution="single">
# <span class="solution">Да.</span>
# Не.
</div>

=== 2. задатак ===

Који од следећег су валидни начини да се иницијализује нит?

<div class="abc-list" data-solution="multiple">
# <syntaxhighlight lang="java">Runnable r = new Runnable() {
void run(){ /*neki kod*/ }
};</syntaxhighlight>
# <syntaxhighlight lang="java" class="solution">Runnable r = new Runnable() {
void run(){ /*neki kod*/}
};
Thread t = new Thread(r);</syntaxhighlight>
# <syntaxhighlight lang="java" class="solution">Thread t = new Thread();</syntaxhighlight>
# <syntaxhighlight lang="java" class="solution">public class Nit extends Thread {
void run(){ /*neki kod*/ }
}
Nit t = new Nit();</syntaxhighlight>
# <syntaxhighlight lang="java" class="solution">Thread t = new Thread() {
void run(){ /*neki kod*/ }
};</syntaxhighlight>
</div>

=== 3. задатак ===

Који од следећих су коректни начини да се употреби <code>Lock</code>?

<div class="abc-list" data-solution="multiple">
# <syntaxhighlight lang="java" class="solution">public void criticalSection() {
lock.lock();
try {
//...
} finally {
lock.unlock();
}
}</syntaxhighlight>
# <syntaxhighlight lang="java">public synchronized void criticalSection() {
lock.lock();
//...
lock.unlock();
}</syntaxhighlight>
# <syntaxhighlight lang="java">public void criticalSection() {
lock.lock();
//...
lock.unlock();
}</syntaxhighlight>
# <syntaxhighlight lang="java">public synchronized void criticalSection() {
lock.lock();
try {
//...
} finally {
lock.unlock();
}
}</syntaxhighlight>
</div>

== Поставка ==

У зависности од групе било је потребно решити један од следећих проблема:

1. Решити <code>Unisex Bathroom</code> проблем користећи <code>ReentrantLock</code>. Потребно је да програм буде максимално конкурентан.

2. Решити <code>Atomic Broadcast</code> проблем користећи <code>AtomicInteger</code>. Потребно је да програм буде максимално конкурентан.

== Решење ==

Испод је решење за Unisex Bathroom.

==== <code>Test.java</code> ====

<syntaxhighlight lang="java">

package UnisexBathLocksLab1PrvaGrupa;

public class Test {

public static void main(String[] args) {

int m = 5;
int w = 5;

int N = 4;

Bathroom b = new Bathroom(N);

Thread mt[] = new Thread[m];
Thread wt[] = new Thread[m];

for(int i = 0; i < m; i++) {
mt[i] = new Man(b);
mt[i].start();
}

for(int i = 0; i < w; i++) {
wt[i] = new Woman(b);
wt[i].start();
}

}

}

</syntaxhighlight>

==== <code>Woman.java</code> ====

<syntaxhighlight lang="java">

package UnisexBathLocksLab1PrvaGrupa;

public class Woman extends Thread{

public int id;
public static int running_id = 0;

Bathroom bath;

public Woman(Bathroom bath) {
id = running_id++;
this.bath = bath;

}

@Override
public void run() {
while(true) {

bath.w_enter(id);

try {
Thread.sleep((int)(Math.random() * 1000));
} catch (InterruptedException e) {
e.printStackTrace();
}

bath.w_exit(id);

}
}

}

</syntaxhighlight>

==== <code>Man.java</code> ====

<syntaxhighlight lang="java">

package UnisexBathLocksLab1PrvaGrupa;

public class Man extends Thread{

public int id;
public static int running_id = 0;

Bathroom bath;

public Man(Bathroom bath) {
id = running_id++;
this.bath = bath;

}

@Override
public void run() {
while(true) {

bath.m_enter(id);

try {
Thread.sleep((int)(Math.random() * 1000));
} catch (InterruptedException e) {
e.printStackTrace();
}

bath.m_exit(id);

}
}

}

</syntaxhighlight>

==== <code>Bathroom.java</code> ====

<syntaxhighlight lang="java">

package UnisexBathLocksLab1PrvaGrupa;

import java.util.concurrent.locks.Condition;
import java.util.concurrent.locks.Lock;
import java.util.concurrent.locks.ReentrantLock;

public class Bathroom {

private int woman_cnt = 0;
private int man_cnt = 0;

private int capacity = 0;

Lock lock = new ReentrantLock();
Condition all = lock.newCondition();

private int ticket = 0;
private int next = 0;

public Bathroom(int N) {
this.ticket = 0;
this.next = 0;
this.man_cnt = 0;
this.woman_cnt = 0;
this.capacity = N;
}

public void m_enter(int id) {
lock.lock();

try {
int my_ticket = ticket++;

System.out.println("Man(" + id + ") waiting");
while (my_ticket != next || woman_cnt > 0 || man_cnt >= capacity) {
all.awaitUninterruptibly();
}

System.out.println("Man(" + id + ") entered");

man_cnt += 1;
this.next += 1;

} finally {
lock.unlock();
}

}

public void m_exit(int id) {

lock.lock();

try {
System.out.println("Man(" + id + ") left");
man_cnt -= 1;
all.signalAll();
} finally {
lock.unlock();
}

}

public void w_enter(int id) {
lock.lock();

try {
int my_ticket = ticket++;

System.out.println("Woman(" + id + ") waiting");
while (my_ticket != next || man_cnt > 0 || woman_cnt >= capacity) {
all.awaitUninterruptibly();
}

System.out.println("Woman(" + id + ") entered");

woman_cnt += 1;
next += 1;

} finally {
lock.unlock();
}

}

public void w_exit(int id) {

lock.lock();

try {
System.out.println("Woman(" + id + ") left");
woman_cnt -= 1;
all.signalAll();
} finally {
lock.unlock();
}
}

}

</syntaxhighlight>

[[Категорија:КДП]]
[[Категорија:Лабораторијске вежбе]]

ОРТ2/К3 Фебруар 2023

2023-06-30T12:27:40Z

BogdanW3: Ispravka postavke, 2^16, ne 216

{{tocright}}
'''Фебруарски испитни рок 2023. године''' одржан је 11. фебруара 2023.

== Поставка ==
Посматра се део рачунара који чине меморија и процесор. Меморија је капацитета 2<sup>16</sup> бајтова. Ширина меморијске речи је 1 бајт. Процесор је са једноадресним форматом инструкција. Подаци и адресе су дужине 2 бајта и заузимају две суседне меморијске локације, при чему се старији бајт налази на нижој, а млађи на вишој адреси.

У процесору постоји регистар програмског бројача PC дужине 2 бајта, адресни регистар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MDR дужине 1 бајт, прихватни регистар инструкције IR дужине 4 бајта, акумулатор A дужине 2 бајта, прихватни регистар податка B дужине 2 бајта, регистри опште намене R0 до R15 дужине 2 бајта, програмска статусна реч PSW дужине 1 бајт. Инструкције су дужине 1, 2, 3 или 4 бајта.

Битови 7, 6 и 5 првог бајта инструкције су 0 за све инструкције скока. Код инструкција условног скока бит 4 првог бајта инструкције је 0, док код инструкција безусловног скока бит 4 првог бајта инструкције је 1. Инструкција условног скока је инструкција условног скока уколико је резултат мање него или једнако (BLEQ), услов скока је (NxorV)orZ. Инструкција BLEQ се реализује као инструкција релативног скока у односу на PC. Други бајт инструкције садржи само осмобитни померај који је дат као целобројна величина са знаком. Дужина инструкције је два бајта. Инструкције безусловног скока су инструкција безусловног скока (ЈМР) и инструкција скока на потпрограм (JSR). Инструкције ЈМР и JSR се реализују као апсолутни скокови, при чему је адреса дата другим и трећим бајтом инструкције. Дужина инструкције је 3 бајта. Битовима 3 до 0 првог бајта инструкције специфицира се код операције и на основу тога су за инструкције BLEQ, ЈМР и JSR усвојени кодови операције 00000000, 00010000 и 00010001, респективно.

Битови 7, 6 и 5 првог бајта инструкције су 1 за све безадресне инструкције. Безадресне инструкције су инструкције преноса садржаја акумулатора на стек (PUSH), инструкција пуњења акумулатора садржајем са стека (POP), инструкција декрементирања акумулатора (DEC) и инструкција повратка из потпрограма (RTS). Битовима 4 до 0 првог бајта инструкције специфицира се код операције за безадресне инструкције. На основу тога су за инструкције PUSH, POP, DEC и RTS усвојени кодови операција 11100000, 11100001, 11100010 и 11100011, респективно. Дужина инстукција је 1 бајт.

Битови 7, 6 и 5 првог бајта инструкције имају вредност 100 за све адресне инструкције. Адресне инстуркције су инструкција преноса у акумулатор (LD), инструкција преноса из акумулатора (ST), инструкција логичко ИЛИ (OR), инструкција ротирања садржаја операнда за једно место улево кроз бит PSWC програмске статусне речи где се резултат смешта само у акумулатор (ROLC), инструкција безусловног скока на срачунату адресу (JADR) и инстукција сабирања (ADD). Битовима 4 до 0 првог бајта инструкције специфицира се код операције за адресне инструкције. На основу тога су за инструкције LD, ST, OR, ROLC, JADR и ADD усвојени кодови операција 10000000, 10000001, 10000010, 10000011, 10000100 и 10000101 респективно. Дужина инструкција је 2 или 4 бајта и зависи од специфицираног начина адресирања.

Начини адресирања су специфицирани битовима 7, 6, 5 и 4 другог бајта инструкције и то на следећи начин: 0000-меморијско директно адресирање (memdir), 0001-меморијско индиректно адресирање (memind), 0010-регистарско директно адресирање (regdir), 0011-регистарско индиректно адресирање (regind), 0100-регистарско индиректно адресирање са постдекрементирањем (postdecr), 0101- регистарско индиректно адресирање са померајем (regindpom) и 0110-непосредно адресирање (immed). Код меморијског директног и индиректног адресирања 16 битна адреса меморијске локације је дата трећим и четвртим бајтом инструкције. Битови 3 до 0 другог бајта инструкције се не користе. Дужина инструкције је 4 бајта. Адресирања регистарско директно, регистарско индиректно и регистарско индиректно са постдекрементирањем користе неки од регистара опште намене R0 до R15 специфициран битовима од 3 до 0 другог бајта инструкције. Дужина инструкција је 2 бајта. Код регистарског индиректног адресирања са померајем трећи и четврти бајт инструкције садрже 16 битни померај који је дат као целобројна величина са знаком. Један од регистара опште намене R0 до R15 који се користи специфициран је битовима од 3 до 0 другог бајта инструкције. Дужина инструкције је 4 бајта. Код непосредног адресирања 16 битни операнд дат је трећим и четвртим бајтом инструкције. Битови 3 до 0 другог бајта инструкције се не користе. Дужина инструкције је 4 бајта.

Стек расте према вишим меморијским локацијама, а регистар SP указује на последњу заузету меморијску локацију. Процесор нема могућност обраде прекида.
<div class="abc-list">
# Пројектовати део операционе јединице процесора која је потребна да се изврши (FETCH + ADDR + EXEC) инструкција ADD (R0)-. Потребно је да се нацрта само једна минимална операциона јединица која је довољна да се изврши цела споменута инструкција.
# Дати су почетни садржаји регистара и индикатора: PC = 1000h, SP = 3009h, ACC = 3000h, R0 = C000h, R1 = 0010h, R1 = F000h, N = 0, Z = 0, C = 0 и V = 0. Индикатори статусне речи на које инструкција не утиче треба да остану непромењени. Извршити 7 сукцесивних наредби и за сваку наредбу одредити следеће: у фази читања инструкције – меморијске адресе са којих је прочитана инструкција, садржај регистра IR, инструкцију која је прочитана и нов садржај регистра PC; у фази одређивања адресе операнда и читања операнда – меморијске адресе са којих је прочитана адреса операнда, меморијске адресе са којих је прочитан операнд, вредност операнда и нови садржај регистара опште намене који су у овој фази промењени; у фази извршавања операције – меморијске адресе којима се у овој фази приступа, садржај акумулатора А и индикатора N, Z, V и C након извршавања инструкције и нови садржај регистара и меморијских локација који су у овој фази промењени.
</div>

{| class="wikitable"
|+ Садржај дела меморије из поставке задатка
|-
| ЛОКАЦИЈА:
| 0000h
| 0001h
| 0002h
| 0003h
| 0004h
| 0005h
| 0006h
| 0007h
| 0008h
| 0009h
|-
| САДРЖАЈ:
| 00h
| 01h
| 02h
| 03h
| 00h
| 08h
| 11h
| 00h
| FFh
| FFh
|-
| ЛОКАЦИЈА:
| 1000h
| 1001h
| 1002h
| 1003h
| 1004h
| 1005h
| 1006h
| 1007h
| 1008h
| 1009h
|-
| САДРЖАЈ:
| E0h
| 83h
| 20h
| 85h
| 10h
| 00h
| 04h
| 00h
| 01h
| E2h
|-
| ЛОКАЦИЈА:
| 100Ah
| 100Bh
| 100Ch
| 100Dh
| 100Eh
| 100Fh
| 1010h
| 1011h
| 1012h
| 1013h
|-
| САДРЖАЈ:
| E3h
| E2h
| 80h
| 60h
| 11h
| 22h
| E2h
| 10h
| 10h
| 00h
|-
| ЛОКАЦИЈА:
| 3000h
| 3001h
| 3002h
| 3003h
| 3004h
| 3005h
| 3006h
| 3007h
| 3008h
| 3009h
|-
| САДРЖAJ:
| 82h
| 60h
| FFh
| 00h
| 81h
| 00h
| 20h
| 00h
| 10h
| 0Ch
|}

== Решење ==
=== Операциона јединица ===
{{делимично решено}}
=== Меморија ===
{| class="wikitable"
! Р.Б.
! Адресе са којих је прочитана инструкција
! IR<sub>31..24</sub> [h]
! IR<sub>23..16</sub> [h]
! IR<sub>15..8</sub> [h]
! IR<sub>7..0</sub> [h]
! Прочитана инструкција
! Садржај промењених регистара
|-
| 1
| 1000h
| E0h
| /
| /
| /
| PUSH
| PC = 1001h
|-
| 2
| 1001h, 1002h
| 83h
| 20h
| /
| /
| ROLC R0
| PC = 1003h
|-
| 3
| 1003h, 1004h, 1005h, 1006h
| 85h
| 10h
| 00h
| 04h
| ADD (0004h)
| PC = 1007h
|-
| 4
| 1007h, 1008h
| 00h
| 01h
| /
| /
| BEQL (PC) 01h
| PC = 1009h
|-
| 5
| 100Ah
| E3h
| /
| /
| /
| RTS
| PC = 100Bh
|-
| 6
| 3000h, 3001h, 3002h, 3003h
| 82h
| 60h
| FFh
| 00h
| OR #FF00h
| PC = 3004h
|-
| 7
| 3004h, 3005h, 3006h, 3007h
| 81h
| 00h
| 20h
| 00h
| ST 2000h
| PC = 3008h
|}

{| class="wikitable"
|-
! Р.Б.
! Адресе са којих је прочитана адреса операнда
! Адресе са којих је прочитан операнд
! Операнд
! Садржај промењених регистара
|-
| 1
| /
| /
| /
| /
|-
| 2
| /
| /
| C000h
| /
|-
| 3
| 0004h, 0005h
| 0008h, 0009h
| FFFFh
| /
|-
| 4
| /
| /
| /
| /
|-
| 5
| /
| /
| /
| /
|-
| 6
| /
| /
| FF00h
| /
|-
| 7
| /
| /
| /
| /
|}

{| class="wikitable"
|-
! Р.Б.
! Адресе којима се приступа у фази извршавања
! А [h]
! N
! Z
! V
! C
! Садржај промењених регистара и меморијских локација [h]
|-
| 1
| 300Ah, 300Bh
| 3000h
| 0
| 0
| 0
| 0
| MEM[300Ah] = 30h, MEM[300Bh] = 00h, SP = 300Bh
|-
| 2
| /
| 8000h
| 1
| 0
| 0
| 1
| /
|-
| 3
| /
| 7FFFh
| 0
| 0
| 1
| 1
| /
|-
| 4
| /
| 7FFFh
| 0
| 0
| 1
| 1
| PC = 100Ah
|-
| 5
| 300Ah, 300Bh
| 7FFFh
| 0
| 0
| 1
| 1
| PC = 3000h, SP = 3009h
|-
| 6
| /
| FFFFh
| 1
| 0
| 1
| 1
| /
|-
| 7
| 2000h, 2001h
| FFFFh
| 1
| 0
| 1
| 1
| MEM[2000h] = FFh,MEM[2001h] = FFh
|}

[[Категорија:Рокови]]
[[Категорија:ОРТ2]]

Архитектура рачунара/Септембар 2020

2023-06-18T09:10:59Z

BogdanW3: Prepravljeno resenje za 2. zadatak

{{tocright}}

== 1. задатак ==
{{делимично решено}}
=== Поставка ===
<div class="abc-sublist">
'''[5п]''' Контролер излазне периферије и излазна периферија за међусобно повезивање користе паралелни интерфејс који се састоји од линија података, једне статусне линије и једне управљачке линије. Статусном линијом излазна периферија даје индикацију контролеру периферије да ли је спремна да прими податак који је доступан на линијама података, док контролер периферије управљачком линијом обезбеђује читање података са линија података у свој интерни регистар.
Навести по ком редоследу се наведене линије користе за синхронизацију и слање података из контролера периферије на периферију. Одговор дати табеларно. Назначити која је почетна вредност на овим линијама.
{| class="wikitable"
|-
! Редослед<br />
! Линија (статусна/управљачка/подаци)
! Вредност
! Значење<br />
! Ко поставља
|-
|
|
|
|
|
|}

== 2. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int *a, *b, c, i;
...
i = c-1;
while (i >= 0) {
if (b[i] > 0) a[i] = 1;
else a[i] = 0;
i -= 1;
}
...
</syntaxhighlight>
На располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је OC код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), а другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. A, B, C и I су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама A, B и C треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.

=== Решење ===
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
! ...
SUB Ri, Rc, #1
STORE Ri, i

AND R0, R0, #0
ADD R1, R0, #1

loop: CMP Ri, #0
JLS end

LOAD Rtemp0, (Ri, Rb)0
CMP Rtemp0, #0
JLE else
STORE R1, (Ri, Ra)0
JMP skip

else: STORE R0, (Ri, Ra)0

skip: SUB Ri, Ri, #1
STORE Ri, i
JMP loop

end: ! ...
</syntaxhighlight>

== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој C функцији која проналази прво појављивање карактера ''c'' у првих n бајта низа ''str'';
<syntaxhighlight lang="C">
void *memchr(const void *str, int c, int n);
</syntaxhighlight>
Функција као резултат враћа показивач на пронађени карактер или 0 у случају да карактер није пронађен. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.

=== Решење ===
<syntaxhighlight lang="asm">
;void *memchr (const void *str, int c, int n)
;https://en.cppreference.com/w/c/string/byte/memchr
;izgled steka:
;| n |
;| c |
;| str |
;| retPC |
;| BP |
;| R1 | <--- BP nakon mov BP, SP
;| R2 |

memchr:
push BP
mov BP, SP

push R1
push R2

load R0, (BP)3 ; str
load R1, (BP)4 ; c
load R2, (BP)5 ; n

locc R2, R0, R1 ; locc len, addr, char
jnz skip
load R0, #0 ; ako nije nadjen karakter vrati null
skip:
pop R2
pop R1
pop BP
ret
</syntaxhighlight>

== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[25п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферије PER0, PER1 до PERN. Сматрати да је<sup>[sic]</sup> број N припада скупу од 0h до FFh и да може да се користи као непосредна вредност у програму (#N). Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Сви подаци и адресе су ширине 16 бита. Улазно-излазни адресни простор и меморијски адресни простор су мапирани. Адресе релевантних регистара се формирају на следећи начин:
{|
| PERXX_CONTROL || FXX0h
|-
| PERXX_STATUS || FXX1h
|-
| PERXX_DATA || FXX2h
|}
где XX припада скупу од 0h до N. Нпр. за периферију PER5 адреса контролног, статусног и регистра података биле би F050h, F051h и F052h, респективно.
У управљачким регистрима бит 0 је ''Start'' којим се дозвољава почетак операције, бит 1 одређују тип преноса података (1 - улаз (''input''), 0 - излаз (''output'')), бит 2 је ''Enable'' којим се дозвољава прекид, а у статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије.
Написати главни програм, одговарајући потпрограм и прекидне рутине којима се обавља следећи пренос.
Периферија PERN шаље бесконачан низ података који се смешта у кружни бафер величине 100h у меморију почев од адресе 1000h. Пријем података од периферије PERN престаје када се напуни бафер и почиње опет када се у истом ослободи простор.
У паралели са примањем података са периферије PERN, из кружног бафера је потребно слати податке на периферије PER0 до PERN-1. Податке треба слати тако да све периферије приме текући податак пре слања следећег податка из бафера. Нпр. податак на адреси 1000h треба послати периферијама PER0 до PERN-1 пре слања података на адреси 1001h. Периферије PER0 до PERN-1 престају са радом када се испразан<sup>[sic]</sup> бафер, а почињу опет када се у истом појави нови податак.
Примање података са периферије PERN реализовати коришћењем механизма прекида. Слање података са периферија PER0 до PERN-1 реализовати испитивањем бита спремности.
За слање једног податка из бафера на периферију XX, XX припада скупу од 0 до N-1, потребно реализовати потпрограм
<syntaxhighlight lang="C">
bool sendDataToPERX(int value, int x)
</syntaxhighlight>
који кроз акумулатор враћа јединицу ако аргумент <code>value</code> јесте послат на периферију PERX, где аргумент <code>x</code> одговара редном броју периферије на коју се шаље податак. У супротном враћа нулу. Аргументи <code>value</code> и <code>x</code> се приликом позива потпрограма преноси<sup>[sic]</sup> путем стека и позивалац потпрограма је дужан да аргумент скине са стека након извршавања. Сматрати да су доступни регистри BP и SP приликом писања потпрограма.
Процесор не поседује регистре опште намене. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама'''
=== Решење ===
<syntaxhighlight lang="asm">
; CR: | ... | en | I/O | start |
; SR: | ... | ready |

; PERN salje beskonacan niz podataka
; primanje podataka mehanizmom prekida
; slanje podataka ispitivanjem bita spremnosti
; mapiran UI prostor

;-----glavni program-------
load #100h
store spaceAvailable ; semafor
load #0
store itemsAvailable ; semafor
load #1000h
store head
store tail

load #N
asl
add #f000
store pern_control ; adresa pern control registra
add #2
store pern_data ; adresa pern data registra
load #7
store (pern_control) ; start pern

mainLoop:
load #N
sub #1 ; salje se n-1 periferija
store current_peripheral

waitForItems:
load itemsAvailable
jz waitForItems

sendOneItem: ; posalji head bafera jednoj periferiji (izvrsava se N puta)
load current_peripheral
push ; push x
load (head)
push ; push value
call sendDataToPERX
pop ; ocisti stek
pop ; ocisti stek

load head
inc
mod #100
store head; head = (head+1) % buff_size

load spaceAvailable
inc
store spaceAvailable

load itemsAvailable
dec
store itemsAvailable

load current_peripheral
dec
jnz sendOneItem ; nije jos poslato svim periferijama

jmp mainLoop ; beskonacna petlja

halt

;------- prekidna rutina periferije n
interruptPERN:
push ; push acc
load spaceAvailable
jz exit ;ignorisi vrednost ako nema mesta u baferu

load (pern_data)
store (tail) ; buff[tail] = pern.data
load tail
inc
mod #100h
store tail ; tail = (tail+1) % buff_size

load itemsAvailable
inc
store itemsAvailable

load spaceAvailable
dec
store spaceAvailable

pop ; pop acc
exit: rti

; bool sendDataToPERX (int value, int x)
sendDataToPERX:
;| x |
;| value |
;| retPC |
;| BP |
load BP
push
load SP
store BP ; mov BP, SP
load (BP)3 ; load x
asl
add #f000
store perx_control
add #1
store perx_status
add #1 store perx_data
load #1
store (perx_control); perx start

waitReady:
load (perx_status)
and #1
jz waitReady

load (BP)2 ; load value

store (perx_data)
load #0
store (perx_control) ; ugasi perx

load #1 ; return true
rts
</syntaxhighlight>

=== Напомена:===
У задатку је дато да функција sendDataToPERX(int value, int x) враћа boolean што највероватније значи да је било потребно у њој покушати слање па ако периферија није спремна онда вратити false. У горњем решењу функција увек враћа true зато што упослено чека на периферију у функцији, што вероватно није тражено решење.
[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/Фебруар 2020

2023-06-18T09:03:15Z

BogdanW3: Resenje prepravljeno da bude komplijantno sa load/store arhitekturom datom u opisu zadatka

{{tocright}}

== 1. задатак ==
{{делимично решено}}
=== Поставка ===
<div class="abc-sublist">
'''[5п]''' У посматраном рачунарском систему процесор има 3 пара линија по којима улазно/излазни уређаји могу процесору да шаљу захтеве за прекид и од процесора добијају сигнале потврда. У датом систему има 9 улазно/излазних уређаја које треба некако повезати помоћу та 3 пара линија на процесор и омогућити за сваки улазно/излазни уређај скок на одговарајућу прекидну рутину векторисаним механизмом прекида.
# Нацртати како тих 9 улазно/излазних уређаја треба повезати помоћу та 3 пара линија на процесор.
# Објаснити како тих 9 улазно/излазних уређаја шаљу захтеве за прекид и добијају дозволе, и како се реализује скок на одговарајућу прекидну рутину.
</div>

== 2. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција неопходних за срачунавање израза:
<syntaxhighlight lang="C">
int *a, *b, c, i;
...
i = 0;
while (i < c) {
if (a[i] > 0) b[i] = 0;
else b[i] = 1;
i += 1;
}
...
</syntaxhighlight>
На располагању је процесор код кога аритметичке, логичке и померачке инструкције имају формат: OC reg, reg, reg/imm где је OC код операције, одредишни операнд и први операнд морају бити у регистру (reg), док други може бити или у регистру или дат непосредно (reg/imm). Инструкција LOAD има формат: LOAD reg, mem где је првим операндом дат одредишни регистар (reg), а другим извориште. Инструкција STORE има формат: STORE reg, mem где је првим операндом дат изворишни регистар (reg), а другим одредиште. A, B, C и I су глобалне променљиве које одговарају симболичким ознакама адреса меморијских локација у којима се налазе операнди. Садржај меморијских локација означених адресама A, B и C треба да остане непромењен, садржај одговарајућих регистара је дозвољено мењати. На располагању стоји 8 регистара опште намене. Претпоставити да су сви подаци и адресе исте дужине која је једнака адресибилној јединици.

=== Решење ===
<syntaxhighlight lang="asm">
LOAD Ra, a
LOAD Rb, b
LOAD Rc, c
! ...
AND Ri, Ri, #0
STORE Ri, i
AND R0, R0, #0
ADD R1, R0, #1

loop: CMP Ri, Ri, Rc
JGE end

LOAD Rtemp0, (Ri, Ra)0
CMP Rtemp0, #0
JLE else
STORE R0, (Ri, Rb)0
JMP skip

else: STORE R1, (Ri, Rb)0

skip: ADD Ri, Ri, #1
STORE Ri, i
JMP loop

end: ! ...
</syntaxhighlight>

== 3. задатак ==
=== Поставка ===
'''[5п]''' Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој C функцији која копира карактер ''c'' у првих ''n'' карактера низа ''str''.
<syntaxhighlight lang="C">
void *memset(void *str, int c, int n);
</syntaxhighlight>
Функција као резултат враћа показивач на резултујући низ ''str''. Формати инструкција и података су као у задатку 2. На располагању стоје и сложене инструкције.

=== Решење ===

<syntaxhighlight lang="asm">
;void *memset(void *str, int c, int n);
;https://cplusplus.com/reference/cstring/memset/
;izgled steka:
;| n |
;| c |
;| str |
;| retPC |
;| BP |
;| R1 | <--- BP nakon mov BP, SP
;| R2 |

memset:
push BP
mov BP, SP

push R1
push R2

load R0, (BP)2 ; str
load R1, (BP)3 ; c
load R2, (BP)4 ; n

movc #0, #0 , R1, R2, R0 ; movc srclen, srcadr, fill, dstlen, dstAdr

mov R0, (BP)2 ; str ; funkcija vraca parametar str a on se inkrementirao u movc

pop R2
pop R1
pop BP
rts
</syntaxhighlight>

== 4. задатак ==
{{делимично решено}}
=== Поставка ===
'''[25п]''' У рачунарском систему се налази једноадресни процесор, меморија и периферије PER0, PER1 и PER2. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 16 битном магистралом података. Адресирање је на нивоу 16 битних речи. Адресни простор овог рачунара и улазно/излазни адресни простор су раздвојени. Сви подаци и адресе су ширине 16 бита. Адресе релевантних регистара су:
{|
| PER0_CONTROL || FF00h || PER1_CONTROL || FF10h || PER2_CONTROL FF20h
|-
| PER0_STATUS || FF01h || PER1_STATUS || FF11h || PER2_STATUS FF21h
|-
| PER0_DATA || FF02h || PER1_DATA || FF12h || PER2_DATA FF22h
|}

У управљачким регистрима бит 0 је ''Start'' којим се дозвољава почетак операције, бит 1 одређују тип преноса података (0 - улаз (''input''), 1 - излаз (''output'')), бит 7 је ''Enable'' којим се дозвољава прекид, а у статусним регистрима бит 0 је ''Ready'' који сигнализира спремност контролера периферије. Могуће је уписивати и читати из свих регистара.
Написати главни програм и одговарајућу прекидну рутину којима се обавља следећи пренос. Са периферије PER0 се прихвата низ A(i) (i=0..99h). Низ A(i) се смешта у меморију почев од локације 1000h. Такође, са пријемом овог низа упоредо се обавља и његово слање тако што се елементи низа чија је вредност непарна шаљу периферији PER1, а елементи низа чија је вредност парна шаљу периферији PER2.
Потребно је реализовати и искористити на одговарајућим местима следеће потпрограме:
* Неблокирајући потпрограм <code>int receiveFromPER0()</code>, овај потпрограм враћа примљену вредност са PER0 без провере да ли је PER0 уопште спремила податак за слање.
* Блокирајући потпрограм <code>void sendToPER1(int value)</code>, овај потпрограм шаље аргумент ''value'' на периферију PER1 при чему прво проверава да ли је PER1 спремна да прими податак и када буде спремна, онда аргумент шаље периферији.
* Неблокирајући потпрограм <code>void sendToPER2(int value), овај потпрограм шаље аргумент ''value'' на периферију PER2 без провере да ли је PER2 спремна да прими податак, већ одмах шаље аргумент периферији.
Прихватање низа са периферије PER0 реализовати коришћењем механизма прекида, слање одговарајућих елемената на PER1 реализовати испитивањем бита спремности, а слање одговарајућих елемената на периферију PER2 реализовати коришћењем механизма прекида. Водити рачуна да сви трансфери теку упоредо. Програм треба да ради циклично (прима се нов низ A(i) и на претходно описан начин прослеђује одговарајућим периферијама).

Процесор поседује акумулатор дужине 16 бита и не поседује регистре опште намене. Стек расте од виших ка нижим локацијама, а SP указује на последњу заузету локацију. Дозвољено је користити додатне променљиве, али њихове називе треба писати описно и семантички исправно. '''Обавезно је писање концизних коментара над семантичким целинама'''

[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

Архитектура рачунара/К Јул 2021

2023-05-05T20:55:25Z

BogdanW3: /* Форматирање решења за 2. */

{{tocright}}
{{нерешено}}

== 1. задатак ==
=== Поставка ===
'''(7)''' У регистру PSW постоји неколико бита који се односе на прекиде. У неке од датих бита се може постављати вредност 1, могу се брисати, и може се уписивати вредност.
<div class="abc-list">
# Назначити све бите регистра PSW који се односе на прекиде и објаснити чему који бит намењен. Назначити на основу чега се одређује број појединих бита.
# За сваки од ових бита назначити у којим се ситуацијама њихова вредност мења (поставља, брише, уписује). Одговор дати табеларно.
</div>
{| class="wikitable"
! Бити регистра PSW !! Мењање (постављање, брисање, уписивање) !! Ситуација у којој се мења
|-
| || ||
|}

=== Решење ===

== 2. задатак ==
=== Поставка ===
'''(8)''' Адресирање регистара контролера улазно/излазних уређаја може да се реализује на два начина, па у зависности од тога како је то реализовано постоје (1) системи код којих је улазно/излазни адресни простор меморијски пресликан и (2) системи код којих су улазно/излазни и меморијски адресни простори раздвојени.
<div class="abc-list">
# Објаснити које се инструкције користе за упис и читање регистара контролера улазно/излазних уређаја у случајевима (1) и (2).
# Објаснити како у случајевима (1) и (2) контролери меморије и улазно/излазних уређаја утврђују ко од њих треба као слуга да реализују<sup>[sic]</sup> циклус на магистрали инициран од стране процесора као газде.
</div>

=== Решење ===
а. (1) STORE, LOAD;

(2) OUT, IN

б. (1) Само на основу бита адресе.

(2) На основу бита адресе и сигнала <math>M/\overline{IO}</math>.

== 3. задатак ==
=== Поставка ===
'''(25)''' Адресна магистрала процесора као и магистрала података је 16-битна. Садржај дела оперативне меморије је приказан на слици:
{| class="wikitable"
| Адреса || 0000h || 0001h || 0002h || 0003h || 0004h || 0005h || 0006h || 0007h || 0008h || 0009h || 000Ah
|-
| Садржај || 02h || 10h || 00h || 10h || 10h || 11h || 10h || F2h || 0Eh || FFh || 00h
|-
| Адреса || 1000h || 1001h || 1002h || 1003h || 1004h || 1005h || 1006h || 1007h || 1008h || 1009h || 100Ah
|-
| Садржај || 1Fh || 0Fh || 0Eh || 25h || 08h || 00h || F0h || 02h || 11h || 07h || 00h
|-
| Адреса || 100Bh || 100Ch || 100Dh || 100Eh || 100Fh || 1010h || 1011h || 1012h || 1013h || 1014h || 1015h
|-
| Садржај || FFh || FFh || 00h || FFh || F8h || F3h || FDh || F4h || 09h || F0h || F4h
|}
Процесор поседује 16-битне регистре PC (програмски бројач), SP (показивач на прву слободну локацију стека који расте према вишим адресама), PSW (програмска статусна реч) и регистар ACC (акумулатор). Претпоставити да је пре почетка извршавања главног програма PC = 1001h, ACC = FFFFh, SP = E000h, IVTP=1h, а PSW = 5050h. Процесор из меморије дохвата инструкције бајт по бајт. Оперативна меморија је сачињена од два модула (M0 и M1) исте величине, а ширина меморијске речи је 8 бита. Један меморијски модул (M0) је повезан на линије D<sub>7..0</sub>, а други меморијски модул (M1) на линије D<sub>15..8</sub> магистрале података. Модуле M0 садржи марне, а модул M1 непарне адресе. Адресирање је на нивоу података дужине 8 и 16 бита. Подаци и адресе дужине 16 бита се у меморију смештају тако да се на нижу локацију смешта нижи бајт. Приступ (упис/читање) до једног бајта податка траје један циклус на магистрали. Приступ (упис/читање) до два бајта податка почев од меморијске локације са парном адресом траје један циклус на магистрали, а почев од непарне адресе траје две циклуса на магистрали.
Фаза читања инструкције започиње увек читањем једног бајта - прог бајта инструкције. На основу првог бајта инструкције, процесор зна колика је дужина инструкције и може да оптимизује број циклуса на магистрали, тако да у наставку довлачења инструкције може, али не мора, да чита инструкцију бајт по бајт.
<div class="abc-list">
# Навести секвенцу садржаја на адресној магистрали, магистрали података и контролној магистрали за сваки циклус на магистрали при извршавању главног програма и прекидне рутине. Приликом скока у прекидну рутину на стеку се чувају PSW и PC, тим редоследом. Инструкције које оперишу са осмобитним подацима акумулатора користе нижих осам бита акумулатора, док се виших осам битова не мењају.
#: <syntaxhighlight lang="asm">
1001h || ANDB || #0Eh || ; neposredno adresiranje
1003h || STOREW || 0008h || ; memorijsko direktno adresiranje
1006h || INT || #2h || ; softverski prekid
1008h || STORES || 0007h || ; memorijsko direktno adresiranje
100Bh || HALT || || ; zaustavljanje procesora
100Ch || ...
...
1010h || NOT || || ; bezadresno adresiranje
1011h || INC || || ; bezadresno adresiranje
1012h || RTI || || ; povratak iz potprograma
...
</syntaxhighlight>
#: Решење представити у табели чије заглавље изгледа као на слици: (Табела 3)
#: Рб представља редни број циклуса на магистрали, A<sub>15..0</sub> и D<sub>15..0</sub> садржаје адресних линија и линија података у датом циклусу. RD, WR и W (означава да се приступа по два бајта податка почев од парне адресе) су вредности управљачких сигнала на магистрали. PC представља садржај програмског бројача, IR садржај инструкцијског регистра, TMP садржај прихватног регистра операнда или адресе операнда, ACC садржај акумулатора и SP садржај показивача на врх стека. О вредности регистра PSW не треба водити евиденцију (сматрати да се не мења). У коментару навести у којој од фаза се реализује дати циклус: дохватања инструкције (IF), декодовања инструкције (ID), извршавања операције (EX) или обрада прекида (IS).
# Детаљно нацртати како би се повезали модули M0 и M1 на задату магистралу. Повезивање процесора на магистралу није потребно цртати. Означити све ширине сигнала.
# Колико је релативно убрзање извршавања дате секвенце инструкција под а) на задатој архитектури магистрале и процесора (архитектура А), у односу да магистрала и процесор подржавају само циклусе уписа и читања од једног бајта (архитектура Б)?
Резултат дати као: <code>број циклуса (архитектура А)/број циклуса (архитектура Б)</code>
</div>

{| class="wikitable"
|+ Табела 3: Заглавље решења дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
|}

=== Решење ===

[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

а)
{| class="wikitable"
|+ Табела 4: решење дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
| 1 || 1001 || 0F || / || 1 || 0 || 0 || 1002 || 0F || / || / || / || FFFF || E000 || IF (ANDB)
|-
| 2 || 1002 || / || 0E || 1 || 0 || 0 || 1003 || 0F || 0E || / || / || FFFF || E000 || IF (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FFFF || E000 || ID (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FF0E || E000 || IE (ANDB)
|-
| 3 || 1003 || 25 || / || 1 || 0 || 0 || 1004 || 25 || / || / || / || FF0E || E000 || IF (STOREW)
|-
| 4 || 1004 || 00 || 08 || 1 || 0 || 1 || 1006 || 25 || 08 || 00 || / || FF0E || E000 || IF (STOREW)
|-
| || || || || || || || || 25 || 08 || 00 || 0008 || FF0E || E000 || ID (STOREW)
|-
| 5 || 0008 || FF || 0E || 0 || 1 || 1 || 1006 || 25 || 08 || 00 || 0008 || FF0E || E000 || IE (STOREW)
|-
| 6 || 1006 || / || F0 || 1 || 0 || 0 || 1007 || F0 || / || / || / || FF0E || E000 || IF (INT)
|-
| 7 || 1007 || 02 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || / || FF0E || E000 || IF (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || ID (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || IE (INT)
|-
| 8 || E000 || 50 || 50 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E002 || IS (INT)
|-
| 9 || E002 || 10 || 08 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E004 || IS (INT)
|-
| 10 || 0005 || 11 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || 11 || FF0E || E004 || IS (INT)
|-
| 11 || 0006 || / || 10 || 1 || 0 || 0 || 1011 || F0 || 02 || / || 1011 || FF0E || E004 || IS (INT)
|-
| 12 || 1011 || FD || / || 1 || 0 || 0 || 1012 || FD || / || / || / || FF0E || E004 || IF (INC)
|-
| || || || || || || || || || / || / || / || FF0F || E004 || IE (INC)
|-
| 13 || 1012 || / || F4 || 1 || 0 || 0 || 1013 || F4 || / || / || / || FF0F || E004 || IF (RTI)
|-
| 14 || E002 || 10 || 08 || 1 || 0 || 1 || 1008 || F4 || / || / || 1008 || FF0F || E002 || IE (RTI)
|-
| 15 || E000 || 50 || 50 || 1 || 0 || 1 || 1008 || F4 || / || / || 5050 || FF0F || E000 || IE (RTI)
|-
| 16 || 1008 || / || 11 || 1 || 0 || 0 || 1009 || 11 || / || / || / || FF0F || E000 || IF (STOREB)
|-
| 17 || 1009 || 07 || / || 1 || 0 || 0 || 100A || 11 || 07 || / || / || FF0F || E000 || IF( STOREB)
|-
| 18 || 100A || / || 00 || 1 || 0 || 0 || 100B || 11 || 07 || 00 || / || FF0F || E000 || IF (STOREB)
|-
| || || || || || || || || 11 || 07 || 00 || 0007 || FF0F || E000 || ID (STOREB)
|-
| 19 || 0007 || 0F || / || 0 || 1 || 0 || 100B || 11 || 07 || 00 || 0007 || FF0F || E000 || IE (STOREB)
|-
| 20 || 100B || FF || / || 1 || 0 || 0 || 100C || FF || / || / || / || FF0F || E000 || IF (HALT)
|-
| || || || || || || || || || / || / || / || FF0F || E000 || IE (HALT)
|}

б) НЕДОСТАЈЕ

в) Како архитектура А за секвенцу инструкција из дела а. користи двобајтно читање 6 пута и завршава дату секвенцу са 20 читања, закључујемо да би архитектури Б требало 26 читања. Резултат је 20/26.

Архитектура рачунара/К Јул 2021

2023-05-05T20:53:39Z

BogdanW3: /* Решење 2. задатка */

{{tocright}}
{{нерешено}}

== 1. задатак ==
=== Поставка ===
'''(7)''' У регистру PSW постоји неколико бита који се односе на прекиде. У неке од датих бита се може постављати вредност 1, могу се брисати, и може се уписивати вредност.
<div class="abc-list">
# Назначити све бите регистра PSW који се односе на прекиде и објаснити чему који бит намењен. Назначити на основу чега се одређује број појединих бита.
# За сваки од ових бита назначити у којим се ситуацијама њихова вредност мења (поставља, брише, уписује). Одговор дати табеларно.
</div>
{| class="wikitable"
! Бити регистра PSW !! Мењање (постављање, брисање, уписивање) !! Ситуација у којој се мења
|-
| || ||
|}

=== Решење ===

== 2. задатак ==
=== Поставка ===
'''(8)''' Адресирање регистара контролера улазно/излазних уређаја може да се реализује на два начина, па у зависности од тога како је то реализовано постоје (1) системи код којих је улазно/излазни адресни простор меморијски пресликан и (2) системи код којих су улазно/излазни и меморијски адресни простори раздвојени.
<div class="abc-list">
# Објаснити које се инструкције користе за упис и читање регистара контролера улазно/излазних уређаја у случајевима (1) и (2).
# Објаснити како у случајевима (1) и (2) контролери меморије и улазно/излазних уређаја утврђују ко од њих треба као слуга да реализују<sup>[sic]</sup> циклус на магистрали инициран од стране процесора као газде.
</div>

=== Решење ===
а. (1) STORE, LOAD; (2) OUT, IN
б. (1) Само на основу бита адресе. (2) На основу бита адресе и сигнала <math>M/\overline{IO}</math>.

== 3. задатак ==
=== Поставка ===
'''(25)''' Адресна магистрала процесора као и магистрала података је 16-битна. Садржај дела оперативне меморије је приказан на слици:
{| class="wikitable"
| Адреса || 0000h || 0001h || 0002h || 0003h || 0004h || 0005h || 0006h || 0007h || 0008h || 0009h || 000Ah
|-
| Садржај || 02h || 10h || 00h || 10h || 10h || 11h || 10h || F2h || 0Eh || FFh || 00h
|-
| Адреса || 1000h || 1001h || 1002h || 1003h || 1004h || 1005h || 1006h || 1007h || 1008h || 1009h || 100Ah
|-
| Садржај || 1Fh || 0Fh || 0Eh || 25h || 08h || 00h || F0h || 02h || 11h || 07h || 00h
|-
| Адреса || 100Bh || 100Ch || 100Dh || 100Eh || 100Fh || 1010h || 1011h || 1012h || 1013h || 1014h || 1015h
|-
| Садржај || FFh || FFh || 00h || FFh || F8h || F3h || FDh || F4h || 09h || F0h || F4h
|}
Процесор поседује 16-битне регистре PC (програмски бројач), SP (показивач на прву слободну локацију стека који расте према вишим адресама), PSW (програмска статусна реч) и регистар ACC (акумулатор). Претпоставити да је пре почетка извршавања главног програма PC = 1001h, ACC = FFFFh, SP = E000h, IVTP=1h, а PSW = 5050h. Процесор из меморије дохвата инструкције бајт по бајт. Оперативна меморија је сачињена од два модула (M0 и M1) исте величине, а ширина меморијске речи је 8 бита. Један меморијски модул (M0) је повезан на линије D<sub>7..0</sub>, а други меморијски модул (M1) на линије D<sub>15..8</sub> магистрале података. Модуле M0 садржи марне, а модул M1 непарне адресе. Адресирање је на нивоу података дужине 8 и 16 бита. Подаци и адресе дужине 16 бита се у меморију смештају тако да се на нижу локацију смешта нижи бајт. Приступ (упис/читање) до једног бајта податка траје један циклус на магистрали. Приступ (упис/читање) до два бајта податка почев од меморијске локације са парном адресом траје један циклус на магистрали, а почев од непарне адресе траје две циклуса на магистрали.
Фаза читања инструкције започиње увек читањем једног бајта - прог бајта инструкције. На основу првог бајта инструкције, процесор зна колика је дужина инструкције и може да оптимизује број циклуса на магистрали, тако да у наставку довлачења инструкције може, али не мора, да чита инструкцију бајт по бајт.
<div class="abc-list">
# Навести секвенцу садржаја на адресној магистрали, магистрали података и контролној магистрали за сваки циклус на магистрали при извршавању главног програма и прекидне рутине. Приликом скока у прекидну рутину на стеку се чувају PSW и PC, тим редоследом. Инструкције које оперишу са осмобитним подацима акумулатора користе нижих осам бита акумулатора, док се виших осам битова не мењају.
#: <syntaxhighlight lang="asm">
1001h || ANDB || #0Eh || ; neposredno adresiranje
1003h || STOREW || 0008h || ; memorijsko direktno adresiranje
1006h || INT || #2h || ; softverski prekid
1008h || STORES || 0007h || ; memorijsko direktno adresiranje
100Bh || HALT || || ; zaustavljanje procesora
100Ch || ...
...
1010h || NOT || || ; bezadresno adresiranje
1011h || INC || || ; bezadresno adresiranje
1012h || RTI || || ; povratak iz potprograma
...
</syntaxhighlight>
#: Решење представити у табели чије заглавље изгледа као на слици: (Табела 3)
#: Рб представља редни број циклуса на магистрали, A<sub>15..0</sub> и D<sub>15..0</sub> садржаје адресних линија и линија података у датом циклусу. RD, WR и W (означава да се приступа по два бајта податка почев од парне адресе) су вредности управљачких сигнала на магистрали. PC представља садржај програмског бројача, IR садржај инструкцијског регистра, TMP садржај прихватног регистра операнда или адресе операнда, ACC садржај акумулатора и SP садржај показивача на врх стека. О вредности регистра PSW не треба водити евиденцију (сматрати да се не мења). У коментару навести у којој од фаза се реализује дати циклус: дохватања инструкције (IF), декодовања инструкције (ID), извршавања операције (EX) или обрада прекида (IS).
# Детаљно нацртати како би се повезали модули M0 и M1 на задату магистралу. Повезивање процесора на магистралу није потребно цртати. Означити све ширине сигнала.
# Колико је релативно убрзање извршавања дате секвенце инструкција под а) на задатој архитектури магистрале и процесора (архитектура А), у односу да магистрала и процесор подржавају само циклусе уписа и читања од једног бајта (архитектура Б)?
Резултат дати као: <code>број циклуса (архитектура А)/број циклуса (архитектура Б)</code>
</div>

{| class="wikitable"
|+ Табела 3: Заглавље решења дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
|}

=== Решење ===

[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

а)
{| class="wikitable"
|+ Табела 4: решење дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
| 1 || 1001 || 0F || / || 1 || 0 || 0 || 1002 || 0F || / || / || / || FFFF || E000 || IF (ANDB)
|-
| 2 || 1002 || / || 0E || 1 || 0 || 0 || 1003 || 0F || 0E || / || / || FFFF || E000 || IF (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FFFF || E000 || ID (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FF0E || E000 || IE (ANDB)
|-
| 3 || 1003 || 25 || / || 1 || 0 || 0 || 1004 || 25 || / || / || / || FF0E || E000 || IF (STOREW)
|-
| 4 || 1004 || 00 || 08 || 1 || 0 || 1 || 1006 || 25 || 08 || 00 || / || FF0E || E000 || IF (STOREW)
|-
| || || || || || || || || 25 || 08 || 00 || 0008 || FF0E || E000 || ID (STOREW)
|-
| 5 || 0008 || FF || 0E || 0 || 1 || 1 || 1006 || 25 || 08 || 00 || 0008 || FF0E || E000 || IE (STOREW)
|-
| 6 || 1006 || / || F0 || 1 || 0 || 0 || 1007 || F0 || / || / || / || FF0E || E000 || IF (INT)
|-
| 7 || 1007 || 02 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || / || FF0E || E000 || IF (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || ID (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || IE (INT)
|-
| 8 || E000 || 50 || 50 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E002 || IS (INT)
|-
| 9 || E002 || 10 || 08 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E004 || IS (INT)
|-
| 10 || 0005 || 11 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || 11 || FF0E || E004 || IS (INT)
|-
| 11 || 0006 || / || 10 || 1 || 0 || 0 || 1011 || F0 || 02 || / || 1011 || FF0E || E004 || IS (INT)
|-
| 12 || 1011 || FD || / || 1 || 0 || 0 || 1012 || FD || / || / || / || FF0E || E004 || IF (INC)
|-
| || || || || || || || || || / || / || / || FF0F || E004 || IE (INC)
|-
| 13 || 1012 || / || F4 || 1 || 0 || 0 || 1013 || F4 || / || / || / || FF0F || E004 || IF (RTI)
|-
| 14 || E002 || 10 || 08 || 1 || 0 || 1 || 1008 || F4 || / || / || 1008 || FF0F || E002 || IE (RTI)
|-
| 15 || E000 || 50 || 50 || 1 || 0 || 1 || 1008 || F4 || / || / || 5050 || FF0F || E000 || IE (RTI)
|-
| 16 || 1008 || / || 11 || 1 || 0 || 0 || 1009 || 11 || / || / || / || FF0F || E000 || IF (STOREB)
|-
| 17 || 1009 || 07 || / || 1 || 0 || 0 || 100A || 11 || 07 || / || / || FF0F || E000 || IF( STOREB)
|-
| 18 || 100A || / || 00 || 1 || 0 || 0 || 100B || 11 || 07 || 00 || / || FF0F || E000 || IF (STOREB)
|-
| || || || || || || || || 11 || 07 || 00 || 0007 || FF0F || E000 || ID (STOREB)
|-
| 19 || 0007 || 0F || / || 0 || 1 || 0 || 100B || 11 || 07 || 00 || 0007 || FF0F || E000 || IE (STOREB)
|-
| 20 || 100B || FF || / || 1 || 0 || 0 || 100C || FF || / || / || / || FF0F || E000 || IF (HALT)
|-
| || || || || || || || || || / || / || / || FF0F || E000 || IE (HALT)
|}

б) НЕДОСТАЈЕ

в) Како архитектура А за секвенцу инструкција из дела а. користи двобајтно читање 6 пута и завршава дату секвенцу са 20 читања, закључујемо да би архитектури Б требало 26 читања. Резултат је 20/26.

Архитектура рачунара/К Јул 2021

2023-05-05T20:48:29Z

BogdanW3: /* Решење, 3. задатак под а и в */

{{tocright}}
{{нерешено}}

== 1. задатак ==
=== Поставка ===
'''(7)''' У регистру PSW постоји неколико бита који се односе на прекиде. У неке од датих бита се може постављати вредност 1, могу се брисати, и може се уписивати вредност.
<div class="abc-list">
# Назначити све бите регистра PSW који се односе на прекиде и објаснити чему који бит намењен. Назначити на основу чега се одређује број појединих бита.
# За сваки од ових бита назначити у којим се ситуацијама њихова вредност мења (поставља, брише, уписује). Одговор дати табеларно.
</div>
{| class="wikitable"
! Бити регистра PSW !! Мењање (постављање, брисање, уписивање) !! Ситуација у којој се мења
|-
| || ||
|}

=== Решење ===

== 2. задатак ==
=== Поставка ===
'''(8)''' Адресирање регистара контролера улазно/излазних уређаја може да се реализује на два начина, па у зависности од тога како је то реализовано постоје (1) системи код којих је улазно/излазни адресни простор меморијски пресликан и (2) системи код којих су улазно/излазни и меморијски адресни простори раздвојени.
<div class="abc-list">
# Објаснити које се инструкције користе за упис и читање регистара контролера улазно/излазних уређаја у случајевима (1) и (2).
# Објаснити како у случајевима (1) и (2) контролери меморије и улазно/излазних уређаја утврђују ко од њих треба као слуга да реализују<sup>[sic]</sup> циклус на магистрали инициран од стране процесора као газде.
</div>

=== Решење ===

== 3. задатак ==
=== Поставка ===
'''(25)''' Адресна магистрала процесора као и магистрала података је 16-битна. Садржај дела оперативне меморије је приказан на слици:
{| class="wikitable"
| Адреса || 0000h || 0001h || 0002h || 0003h || 0004h || 0005h || 0006h || 0007h || 0008h || 0009h || 000Ah
|-
| Садржај || 02h || 10h || 00h || 10h || 10h || 11h || 10h || F2h || 0Eh || FFh || 00h
|-
| Адреса || 1000h || 1001h || 1002h || 1003h || 1004h || 1005h || 1006h || 1007h || 1008h || 1009h || 100Ah
|-
| Садржај || 1Fh || 0Fh || 0Eh || 25h || 08h || 00h || F0h || 02h || 11h || 07h || 00h
|-
| Адреса || 100Bh || 100Ch || 100Dh || 100Eh || 100Fh || 1010h || 1011h || 1012h || 1013h || 1014h || 1015h
|-
| Садржај || FFh || FFh || 00h || FFh || F8h || F3h || FDh || F4h || 09h || F0h || F4h
|}
Процесор поседује 16-битне регистре PC (програмски бројач), SP (показивач на прву слободну локацију стека који расте према вишим адресама), PSW (програмска статусна реч) и регистар ACC (акумулатор). Претпоставити да је пре почетка извршавања главног програма PC = 1001h, ACC = FFFFh, SP = E000h, IVTP=1h, а PSW = 5050h. Процесор из меморије дохвата инструкције бајт по бајт. Оперативна меморија је сачињена од два модула (M0 и M1) исте величине, а ширина меморијске речи је 8 бита. Један меморијски модул (M0) је повезан на линије D<sub>7..0</sub>, а други меморијски модул (M1) на линије D<sub>15..8</sub> магистрале података. Модуле M0 садржи марне, а модул M1 непарне адресе. Адресирање је на нивоу података дужине 8 и 16 бита. Подаци и адресе дужине 16 бита се у меморију смештају тако да се на нижу локацију смешта нижи бајт. Приступ (упис/читање) до једног бајта податка траје један циклус на магистрали. Приступ (упис/читање) до два бајта податка почев од меморијске локације са парном адресом траје један циклус на магистрали, а почев од непарне адресе траје две циклуса на магистрали.
Фаза читања инструкције започиње увек читањем једног бајта - прог бајта инструкције. На основу првог бајта инструкције, процесор зна колика је дужина инструкције и може да оптимизује број циклуса на магистрали, тако да у наставку довлачења инструкције може, али не мора, да чита инструкцију бајт по бајт.
<div class="abc-list">
# Навести секвенцу садржаја на адресној магистрали, магистрали података и контролној магистрали за сваки циклус на магистрали при извршавању главног програма и прекидне рутине. Приликом скока у прекидну рутину на стеку се чувају PSW и PC, тим редоследом. Инструкције које оперишу са осмобитним подацима акумулатора користе нижих осам бита акумулатора, док се виших осам битова не мењају.
#: <syntaxhighlight lang="asm">
1001h || ANDB || #0Eh || ; neposredno adresiranje
1003h || STOREW || 0008h || ; memorijsko direktno adresiranje
1006h || INT || #2h || ; softverski prekid
1008h || STORES || 0007h || ; memorijsko direktno adresiranje
100Bh || HALT || || ; zaustavljanje procesora
100Ch || ...
...
1010h || NOT || || ; bezadresno adresiranje
1011h || INC || || ; bezadresno adresiranje
1012h || RTI || || ; povratak iz potprograma
...
</syntaxhighlight>
#: Решење представити у табели чије заглавље изгледа као на слици: (Табела 3)
#: Рб представља редни број циклуса на магистрали, A<sub>15..0</sub> и D<sub>15..0</sub> садржаје адресних линија и линија података у датом циклусу. RD, WR и W (означава да се приступа по два бајта податка почев од парне адресе) су вредности управљачких сигнала на магистрали. PC представља садржај програмског бројача, IR садржај инструкцијског регистра, TMP садржај прихватног регистра операнда или адресе операнда, ACC садржај акумулатора и SP садржај показивача на врх стека. О вредности регистра PSW не треба водити евиденцију (сматрати да се не мења). У коментару навести у којој од фаза се реализује дати циклус: дохватања инструкције (IF), декодовања инструкције (ID), извршавања операције (EX) или обрада прекида (IS).
# Детаљно нацртати како би се повезали модули M0 и M1 на задату магистралу. Повезивање процесора на магистралу није потребно цртати. Означити све ширине сигнала.
# Колико је релативно убрзање извршавања дате секвенце инструкција под а) на задатој архитектури магистрале и процесора (архитектура А), у односу да магистрала и процесор подржавају само циклусе уписа и читања од једног бајта (архитектура Б)?
Резултат дати као: <code>број циклуса (архитектура А)/број циклуса (архитектура Б)</code>
</div>

{| class="wikitable"
|+ Табела 3: Заглавље решења дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
|}

=== Решење ===

[[Категорија:Архитектура рачунара]]
[[Категорија:Рокови]]

а)
{| class="wikitable"
|+ Табела 4: решење дела под а.
| Рб || A<sub>15..0</sub> || D<sub>15..8</sub> || D<sub>7..0</sub> || RD || WR || W || PC || IR<sub>23:16</sub> || IR<sub>15:8</sub> || IR<sub>7:0</sub> || TMP<sub>15..0</sub> || ACC || SP || Коментар
|-
| 1 || 1001 || 0F || / || 1 || 0 || 0 || 1002 || 0F || / || / || / || FFFF || E000 || IF (ANDB)
|-
| 2 || 1002 || / || 0E || 1 || 0 || 0 || 1003 || 0F || 0E || / || / || FFFF || E000 || IF (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FFFF || E000 || ID (ANDB)
|-
| || || || || || || || || 0F || 0E || / || 0E || FF0E || E000 || IE (ANDB)
|-
| 3 || 1003 || 25 || / || 1 || 0 || 0 || 1004 || 25 || / || / || / || FF0E || E000 || IF (STOREW)
|-
| 4 || 1004 || 00 || 08 || 1 || 0 || 1 || 1006 || 25 || 08 || 00 || / || FF0E || E000 || IF (STOREW)
|-
| || || || || || || || || 25 || 08 || 00 || 0008 || FF0E || E000 || ID (STOREW)
|-
| 5 || 0008 || FF || 0E || 0 || 1 || 1 || 1006 || 25 || 08 || 00 || 0008 || FF0E || E000 || IE (STOREW)
|-
| 6 || 1006 || / || F0 || 1 || 0 || 0 || 1007 || F0 || / || / || / || FF0E || E000 || IF (INT)
|-
| 7 || 1007 || 02 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || / || FF0E || E000 || IF (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || ID (INT)
|-
| || || || || || || || || F0 || 02 || / || 02 || FF0E || E000 || IE (INT)
|-
| 8 || E000 || 50 || 50 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E002 || IS (INT)
|-
| 9 || E002 || 10 || 08 || 0 || 1 || 1 || 1008 || F0 || 02 || / || 02 || FF0E || E004 || IS (INT)
|-
| 10 || 0005 || 11 || / || 1 || 0 || 0 || 1008 || F0 || 02 || / || 11 || FF0E || E004 || IS (INT)
|-
| 11 || 0006 || / || 10 || 1 || 0 || 0 || 1011 || F0 || 02 || / || 1011 || FF0E || E004 || IS (INT)
|-
| 12 || 1011 || FD || / || 1 || 0 || 0 || 1012 || FD || / || / || / || FF0E || E004 || IF (INC)
|-
| || || || || || || || || || / || / || / || FF0F || E004 || IE (INC)
|-
| 13 || 1012 || / || F4 || 1 || 0 || 0 || 1013 || F4 || / || / || / || FF0F || E004 || IF (RTI)
|-
| 14 || E002 || 10 || 08 || 1 || 0 || 1 || 1008 || F4 || / || / || 1008 || FF0F || E002 || IE (RTI)
|-
| 15 || E000 || 50 || 50 || 1 || 0 || 1 || 1008 || F4 || / || / || 5050 || FF0F || E000 || IE (RTI)
|-
| 16 || 1008 || / || 11 || 1 || 0 || 0 || 1009 || 11 || / || / || / || FF0F || E000 || IF (STOREB)
|-
| 17 || 1009 || 07 || / || 1 || 0 || 0 || 100A || 11 || 07 || / || / || FF0F || E000 || IF( STOREB)
|-
| 18 || 100A || / || 00 || 1 || 0 || 0 || 100B || 11 || 07 || 00 || / || FF0F || E000 || IF (STOREB)
|-
| || || || || || || || || 11 || 07 || 00 || 0007 || FF0F || E000 || ID (STOREB)
|-
| 19 || 0007 || 0F || / || 0 || 1 || 0 || 100B || 11 || 07 || 00 || 0007 || FF0F || E000 || IE (STOREB)
|-
| 20 || 100B || FF || / || 1 || 0 || 0 || 100C || FF || / || / || / || FF0F || E000 || IF (HALT)
|-
| || || || || || || || || || / || / || / || FF0F || E000 || IE (HALT)
|}

б) НЕДОСТАЈЕ

в) Како архитектура А за секвенцу инструкција из дела а. користи двобајтно читање 6 пута и завршава дату секвенцу са 20 читања, закључујемо да би архитектури Б требало 26 читања. Резултат је 20/26.

ОРТ2/К1 2018

2022-11-06T12:25:12Z

BogdanW3: Zamena slike dijagrama toka popravljenom svg verzijom

{{tocright}}
== Поставка ==
Реализовати уређај P за спрегу између уређаја UA и UB који извршава следећу операцију. Уређај P треба од уређаја UA да паралелно прими неозначену реч N, која представља дужину низа A, а затим и чланове низа A (a[i]). Сматрати да је N паран број и да не може бити једнак нули. Чланови низа A су означене шеснаестобитне бинарне речи дате у другом комплементу. Након завршеног читања низа A, уређај P треба да пошаље уређају UB низ B који има дупло мање чланова него низ A. Чланови низа B (b[i]) су четрнаестобитне означене речи у другом комплементу где је: <math>b[i] = \frac{a[i] + a[(N - 1) - i]}{4}, i = 0..\left( \frac{N}{2} - 1\right) </math>. Описана операција треба да се понавља циклично. Уређаји UA, P и UB треба да раде синхроно на исти сигнал такта.

Уређај UA шаље уређају P шеснаестобитне бинарне речи по линијама података DAP<sub>15..0</sub>, при чему је бит 15 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја UA и P користе се статусни сигнал SPA и управљачки сигнал CAP. Вредностима 0 и 1 сигнала SPA уређај P шаље уређају UA индикацију када не може и када може да прими шеснаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CAP, трајања једне периоде сигнала такта, уређај UA шаље уређају P команду да треба да прими шеснаестобитну бинарну реч, при чему уређај UA то чини кад утврди да уређај P на статусној линији SPA држи вредност 1.

Уређај P шаље паралелно уређају UB четрнаестобитну бинарну реч по линијама података DPB<sub>13..0</sub>, при чему је бит 13 најстарији а бит 0 најмлађи бит. За синхронизацију између уређаја P и UB користе се статусни сигнал SBP и управљачки сигнал CPB. Вредностима 0 и 1 сигнала SBP уређај UB шаље уређају P индикацију када не може и када може да прими четрнаестобитну бинарну реч, респективно. Вредношћу 1 сигнала CPB, трајања једне периоде сигнала такта, уређај P шаље уређају UB команду да треба да прими четрнаестобитну бинарну реч, при чему уређај P то чини кад утврди да уређај UB на статусној линији SBP држи вредност 1.

У случају коришћења меморијског модула потребно је обратити пажњу на капацитет модула тако да се не користи сувишан простор. Сматрати да су на располагању меморијски модули који имају стандардне улазе и излазе (<math>DI</math>, <math>DO</math>, <math>ADDR</math>, <math>\overline{RD}/WR</math>).

Претпоставити да се на почетку на статусним линијама SPA и SBP налазе вредности 0.

<div class="abc-list">
# Нацртати структурну шему операционе јединице уређаја P.
# Нацртати дијаграме тока управљачких сигнала операционе јединице и управљачке јединице уређаја P.
# Нацртати структурну шему управљачке јединице уређаја P реализоване помоћу бројача корака и декодера и дати изразе за генерисање управљачких сигнала операционе и управљачке јединице уређаја P.
</div>

== Решење ==

'''''Објашњење:''''' С обзиром на то да се сабирају парови бројева, могуће је користити дупло мању меморију од величине прослеђеног низа. Пошто бројач креће од 0, због тога у А учитавамо N/2 - 1. Првих N/2 итерација само учитавамо елементе. Затим, у следећих N/2, паралелно учитавамо и користимо могућност да нам меморија на излазу има оно што је тренутно на адреси и да то у истом такту и прегазимо. Тако овде прочитамо податак на адреси, саберемо га са тренутним чланом који нам долази од уређаја А и онда то упишемо на исту ту адресу. Дељење са 4 је еквивалентно као да два пута шифтујемо удесно, зато се при слању података уређају B, шаљу само битови од 15 до 2.

[[Датотека:ORT2 K1 2018 Operaciona jedinica.png|thumb|1200px|center|Шема уређаја P]]
[[Датотека:ORT2 K1 2018 Dijagram operaciona.svg|1200px|оквир|центар|Дијаграм тока сигнала операционе јединице]]

'''Напомене:'''
Асистент је на консултацијама дао идејно решење које је аутор детаљније разрадио на сликама изнад. Најоптималније решење користи N/2 меморије. Решење доступно на РТИ Mega стога није најоптималније. Ова врста неоптималности носила је -2 до -3 поена.

[[Категорија:Рокови]]
[[Категорија:ОРТ2]]

Датотека:ORT2 K1 2018 Dijagram operaciona.svg

2022-11-06T12:18:02Z

BogdanW3: Нова страница: {{file | description = | license = self }}